【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体工艺的进一步发展，晶体管的特征尺寸缩小到纳米尺度后，等比例缩小技术面临着越来越严峻的挑战，如：迁移率退化、源漏穿通漏电、热载流子效应等。其中迁移率退化是影响集成电路速度提升的主要难点。通过提高沟道内载流子的迁移率，可以弥补由于沟道高掺杂引起的库仑相互作用、栅介质变薄导致的有效电场强度提高以及界面散射增强等因素引发的迁移率退化。
2、源漏嵌入sige应变技术是通过外延生长技术在源漏嵌入sige材料，利用锗和硅晶格常数不同，从而对衬底硅产生应力，改变硅价带的能带结构，降低空穴的电导有效质量，以提高pmos的速度。
3、然而，随着晶体管特征尺寸的持续缩小，现有的sige器件的形成工艺有待进一步改善。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以改善半导体结构性能。
2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬...
【技术保护点】
1.一种半导体结构，其特征在于，包括:
2.如权利要求1所述的半导体结构，其特征在于，所述应力侧墙对所述源漏层施加的应力大于所述层间介质层对所述源漏层施加的应力。
3.如权利要求1所述的半导体结构，其特征在于，所述层间介质层的材料包括氧化硅；所述应力侧墙的材料包括氮化硅；所述源漏层包括单层、双层或多层结构；所述源漏层的材料包括锗硅，其中，锗含量范围为0％至60％。
4.如权利要求1所述的半导体结构，其特征在于，所述主栅极结构包括主栅极层和位于所述主栅极层侧壁的主侧墙结构；所述虚设栅极结构包括虚设栅极层和位于所述虚设栅极层侧壁的虚设侧
【技术特征摘要】
1.一种半导体结构，其特征在于，包括:
2.如权利要求1所述的半导体结构，其特征在于，所述应力侧墙对所述源漏层施加的应力大于所述层间介质层对所述源漏层施加的应力。
3.如权利要求1所述的半导体结构，其特征在于，所述层间介质层的材料包括氧化硅；所述应力侧墙的材料包括氮化硅；所述源漏层包括单层、双层或多层结构；所述源漏层的材料包括锗硅，其中，锗含量范围为0％至60％。
4.如权利要求1所述的半导体结构，其特征在于，所述主栅极结构包括主栅极层和位于所述主栅极层侧壁的主侧墙结构；所述虚设栅极结构包括虚设栅极层和位于所述虚设栅极层侧壁的虚设侧墙结构。
5.如权利要求4所述的半导体结构，其特征在于，所述主栅极层和所述虚设栅极层均包括栅氧层、位于所述栅氧层上的栅介质层、位于所述栅介质层上的栅极，以及位于所述栅极和所述栅介质层之间的功函数层，所述功函数层还位于所述栅极侧壁。
6.如权利要求4所述的半导体结构，其特征在于，所述主侧墙结构和所述虚设侧墙结构均包括第一侧墙和位于所述第一侧墙侧壁的第二侧墙；所述主侧墙结构和所述虚设侧墙结构均还包括位于所述第一侧墙和所述第二侧墙之间的第三侧墙。
7.如权利要求1所述的半导体结构，其特征在于，所述隔离结构顶部表面低于所述若干有源区顶部表面，所述主栅极结构横跨所述有源区，且位于部分所述有源区顶部和侧壁。
8.如权利要求1所述的半导体结构，其特征在于，所述应力侧墙的厚度范围为5纳米至50纳米。
9.一种半导体结构的形成方法，其特征在于，包括:
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述源漏层的形成工艺为选择性外延工艺。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述应力侧墙对所述源漏层施加的应力大于所述层间介质层对所述源漏层施加的应力。
12.如权利要求9所述的半...
【专利技术属性】
技术研发人员：章纬，程伟麒，王金刚，赵章涛，张雪纯，唐永进，刘晓西，曹晓丽，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。