一种基于通信性能优化的多总线互联架构制造技术

本发明专利技术涉及SoC总线架构技术领域，针对SoC设计中IP核接口差异化大、集成在同一条总线架构下需要桥接器进行复杂的协议转化，因而造成面积开销大、通信性能严重下降等问题。本发明专利技术提出一种基于通信性能优化的多总线互联架构，该架构由多条集成有同类外设IP核的不同接口的总线互联而成，其中，同类外设IP核具有相同的总线接口，且将同类外设IP核集成在同一条总线上；架构中还包括DMA控制器和存储体，其中DMA控制器作为不同总线的统一主机进行访问，且多条总线共用一存储体；不同接口的总线之间通过存储体和DMA控制器实现交互。本发明专利技术提出的总线架构资源消耗大幅减少，通信效率高，总线性能提升，且可以根据实际使用IP情况扩展更多总线进行互联。

【技术实现步骤摘要】

本专利技术属于soc（system on chip，片上系统）设计总线架构，特别涉及一种基于通信性能优化的多总线互联架构。

技术介绍

1、在设计soc的过程中，需要完成的任务通常是根据性能要求、功耗要求、任务要求等选定核、功能外设以及总线等进行设计集成，核的选择多种多样，目前市场中以arm、power pc等为主，这些核的厂家通常提供与其匹配的总线供集成，同样为了集成便利性，功能外设厂家在推出成熟ip时会适配相应的总线接口，市场中以arm、synopsys、cadence等为主。

2、但在soc设计的过程中不一定全部使用同类接口的成熟ip，而有可能来自不同厂家，要将这些功能外设集成到总线上通常需要协议转换的桥接方式集成，这种集成方式带来面积开销大、资源浪费、性能难以提高、功能外设效率低的难题。

技术实现思路

1、为了解决上述
技术介绍
中存在的技术问题，本专利技术的目的在于提供一种基于通信性能优化的多总线互联实现的片内总线设计方法，旨在解决片上互联面积开销大、资源相对浪费较多、性能低、通信效率低下的难本文档来自技高网...

【技术保护点】

1.一种基于通信性能优化的多总线互联架构，其特征在于，所述架构由多条集成有同类外设IP核的不同接口的总线互联而成，其中，所述同类外设IP核具有相同的总线接口，且将所述同类外设IP核集成在同一条总线上；

2.如权利要求1所述的基于通信性能优化的多总线互联架构，其特征在于，所述DMA控制器作为主机，通过总线桥与其它总线互联，进而控制整个外设系统。

3.如权利要求1所述的基于通信性能优化的多总线互联架构，其特征在于，相同总线的交互直接进行交互。

【技术特征摘要】

1.一种基于通信性能优化的多总线互联架构，其特征在于，所述架构由多条集成有同类外设ip核的不同接口的总线互联而成，其中，所述同类外设ip核具有相同的总线接口，且将所述同类外设ip核集成在同一条总线上；

2.如权利要求1所述...

【专利技术属性】
技术研发人员：张海金，张洵颖，崔媛媛，赵晓冬，祁锴，李万通，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：