一种改善SOI电路ESD防护网络用的电阻结构制造技术

本发明专利技术涉及半导体技术领域，公开了一种改善ＳＯＩ电路ＥＳＤ防护网络用的电阻结构。该结构通过利用硅化物的导体特性，克服了半导体载流子导电电阻结构在高温时由于本征电离效应出现的电阻负温度特性问题，使得电阻在很大范围的ＥＳＤ过程中不仅不会出现阻值变小降低电阻抬升电位能力的问题，反而会变大，提高了电阻抬升电位的能力。除此之外，此电阻还具有ＥＳＤ后稳定的阻值特性，克服了半导体载流子导电电阻在ＥＳＤ过程中出现的杂质回火效应问题，进一步减小了对电路电学特性的影响。利用本发明专利技术，一方面可以获得更稳定的ＥＳＤ防护能力，另一方面在获得更稳定的ＥＳＤ防护能力的同时可以降低ＥＳＤ防护用电阻对电路电学特性的影响。

A resistor structure for improving ESD protection in SOI circuits

The invention relates to the field of semiconductor technology, and discloses a resistance structure for improving the ESD protection network of a SOI circuit. The structure of the conductor characteristics using silicide, overcome the semiconductor carrier conduction resistance structure in high temperature resistance due to negative temperature characteristic problems intrinsic ionization effect, the resistance in a wide range of ESD in the process not only has no resistance smaller lower resistance to uplift potential ability of the problem, it will become big, improve the potential ability of uplift resistance. In addition, this resistance has a resistance characteristic after ESD stable, overcome the tempering effect of semiconductor carrier conductive impurity resistance on ESD appeared in the process, to further reduce the impact on the electrical characteristic of the circuit. By using the invention, one can obtain more stable ESD protection ability, on the other hand can reduce the resistance on electrical properties of ESD protection circuit in and get a more stable ESD protection ability.

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种改善SOI电路ESD防 护网络用的电阻结构。
技术介绍
随着半导体行业的发展，特别是进入深亚微米尺度以后， 一方面 氧化层的击穿电压将大幅度降低；另一方面由于绝缘体上硅(SOI)技 术硅膜薄、散热能力差等特点使得输出管的漏端抗静电放电防护(ESD)能力也变得非常差。为了在SOI金属氧化物半导体(MOS) 结构有限的导通能力下提高SOI电路自身的ESD电流泻放能力，必须 在SOI电路的输出端/双向端串联电阻结构，使得在电路输出端/双向端 对二极管施加反向偏置ESD电压时，输出端/双向端压焊垫上获得的电 压比输出MOS管漏端的电压高，以推动旁路泻放ESD电流结构协助 泻放ESD电流，达到提高SOI电路抗ESD能力的目的。为了提高电路抗机器模型MM ESD电压能力，早期的很多ESD保 护结构中在输入端采用过电阻保护，由于电阻放在输入PAD与二极管 保护结构之间，流过的电流很大，而硅化物电阻由于比多晶硅电阻(半 导体载流子导电电阻)具有更薄的导电通道和正的温度特性，使得电 阻的导电薄膜在电流通过时发热过于严重很容易烧毁，因此在早期的 应用中都采用多本文档来自技高网...

【技术保护点】
一种改善绝缘体上硅ＳＯＩ电路静电放电防护ＥＳＤ网络用的电阻结构，其特征在于，该电阻结构使用硅（２２）或多晶硅（３２）作为次要电阻导电薄膜；使用硅（２２）上的硅化物（２１）或多晶硅（３２）上的硅化物（３１）作为主要电阻导电薄膜。

【技术特征摘要】
1、一种改善绝缘体上硅SOI电路静电放电防护ESD网络用的电阻结构，其特征在于，该电阻结构使用硅(22)或多晶硅(32)作为次要电阻导电薄膜；使用硅(22)上的硅化物(21)或多晶硅(32)上的硅化物(31)作为主要电阻导电薄膜。2、 根据权利要求1所述的改善SOI电路ESD防护网络用的电阻 结构，其特征在于，所述硅(22)是绝缘体上硅SOI，包括不同搀杂 杂质及搀杂浓度的SOI。3、 根据权利要求2所述的改善SOI电路ESD防护网络用的电阻 结构，其特征在于，所述不同搀杂杂质及搀杂浓度是在室温下测试时， 搀杂SOI的方块电阻比硅化物(21)的方块电阻大5倍以上的任意搀 杂方式。4、 根据权利要求1所述的改善SOI电路ESD防护网络用的电阻 结构，其特征在于，所述多晶硅(32)是制作栅电极时淀积的多晶硅， 包括...

【专利技术属性】
技术研发人员：曾传滨，李晶，海潮和，李多力，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]