【技术实现步骤摘要】
本专利技术涉及一种数/模转换器电路(在下文中被简单地称为D/A转 换器电路)和一种适用于音频设备等的数字输入D类放大器。
技术介绍
存在一种作为用于提高D/A转换精度的技术的DEM(动态元件匹 配)技术。在使用DEM技术的D/A转换器电路中，被称为DEM解码 器的解码器生成具有与输入数字信号相符合的1或0的密度的 多系列的时间序列数字信号，并且通过将该多系列的时间序列数字信 号分别转换为模拟信号并且将其相加，来创建作为D/A转换结果的模 拟信号。尽管通过使用DEM解码器的D/A转换器电路获得了高线性度， 但是问题在于，当输入数字信号具有略微不同于0的电平时，在作为 D/A转换结果的模拟信号中出现极限循环分量。例如，如果输入数字 信号的电平在正方向上变得略高于0，则打破1和0的密度之 间的平衡状态的1周期性地以低频出现在从DEM解码器输出的多 系列的时间序列数字信号中，并且其变为低频噪声并且出现在作为D/A 转换结果的模拟信号中。当从D/A转换器电路输出的模拟信号用于驱 动扬声器时，则不期望该极限循环分量，这是因为其对于耳朵变为使 人不悦的噪声并且通过扬声器隔音。...
【技术保护点】
一种数／模转换器电路，包括： 抖动信号生成器，所述抖动信号生成器输出作为交流信号的抖动信号以及与所述抖动信号反相的反转抖动信号； 解码器，所述解码器处理包括所述抖动信号分量的输入数字信号并且输出多系列的时间序列数字信号，所述时间序列数字信号具有与所述输入数字信号相符合的“１”或“０”的密度； 模拟加法器，所述模拟加法器将所述多系列的时间序列数字信号和所述反转抖动信号分别转换为模拟信号并且将各个所述模拟信号相加以成为组合信号，并且将所述组合信号作为数／模转换结果的模拟信号输出。
【技术特征摘要】
JP 2008-8-28 2008-2201271.一种数/模转换器电路，包括抖动信号生成器，所述抖动信号生成器输出作为交流信号的抖动信号以及与所述抖动信号反相的反转抖动信号；解码器，所述解码器处理包括所述抖动信号分量的输入数字信号并且输出多系列的时间序列数字信号，所述时间序列数字信号具有与所述输入数字信号相符合的“1”或“0”的密度；模拟加法器，所述模拟加法器将所述多系列的时间序列数字信号和所述反转抖动信号分别转换为模拟信号并且将各个所述模拟信号相加以成为组合信号，并且将所述组合信号作为数/模转换结果的模拟信号输出。2. —种数/模转换器电路，包括-抖动信号生成器，所述抖动信号生成器输出作为交流信号的抖动 信号以及与所述抖动信号反相的反转抖动信号；解码器，所述解码器处理包括所述抖动信号分量的输入数字信号 并且输出多系列的正相时间序列数字信号以及与所述正相时间序列数 字信号平衡的多系列的负相时间序列数字信号，每个系列的所述正相 时间序列数字信号和每个系列的所述负相时间序列数字信号具有与所 述输入数字信号相符合的1或0的密度；模拟加法器，所述模拟加法器将所述多系列的正相时间序列数字 信号和所述反转抖动信号分别转换为模拟信号并且将各个所述模拟信 号相加以成为第一组合信号，并且将所述第一组合信号作为正相模拟 信号输出到差分输入类型的模拟信号处理部分，该正相模拟信号是数/ 模转换的结果，并且将...
【专利技术属性】
技术研发人员：川合博贤，辻信昭，森岛守人，大谷洋平，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。