静电保护元件及芯片制造技术

技术编号:41339205 阅读:14 留言:0更新日期:2024-05-20 09:57
本公开提供一种静电保护元件及芯片。静电保护元件包括:衬底以及设置在衬底中的中心阱区、第一阱区和第二阱区,第二阱区、第一阱区、中心阱区依次环绕,中心阱区和第二阱区具有第一掺杂类型,第一阱区具有第二掺杂类型;中心阱区包括间隔设置的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区;第一阱区包括间隔设置的第一掺杂类型的第三掺杂区和第二掺杂类型的第四掺杂区;其中,第二掺杂区用于连接第一信号端,第三掺杂区用于连接第二信号端,第一掺杂区和第四掺杂区电连接。本公开实施例可以加快静电保护元件的触发,降低静电保护元件的击穿电压,提高静电保护元件的启动速度。

【技术实现步骤摘要】

本公开涉及集成电路,具体而言,涉及一种具有较快开启速度的静电保护元件以及应用该静电保护元件的芯片。


技术介绍

1、为了保护集成电路免于受到静电的危害,通常要对集成电路进行静电保护。现代半导体的制程越来越先进,沟道长度越来越短,结深越来越浅,氧化层越来越薄,esd(electro-static discharge,静电电荷泄放)设计的窗口越来越小,esd保护设计面临的挑战越来越大。

2、常规的scr具有面积小,寄生电容小,静电保护能力强,但其过冲电压过高,启动速度慢,可能会导致被保护的内部电路失效。

3、现有集成电路中常规的esd电路的触发电压高、击穿电压高、触发速度有限,逐渐不适于应用于高密度存储器产品的静电保护。

4、需要说明的是,在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现思路

1、本公开的目的在于提供一种静电保护元件及芯片,用于提高静电保护元件的启动速度,降低静电保护元件的击穿电压。本文档来自技高网...

【技术保护点】

1.一种静电保护元件,其特征在于,包括:

2.如权利要求1所述的静电保护元件,其特征在于,所述中心阱区为实心的柱状阱区,所述第一阱区为环状体阱区,所述第二阱区为中空的柱状阱区,且所述第一阱区的底部深度小于所述第二阱区的底部深度。

3.如权利要求1所述的静电保护元件,其特征在于,所述中心阱区为实心的柱状阱区,所述第一阱区和所述第二阱区均为中空的柱状阱区,所述第一阱区的底部接触所述中心阱区的底部,所述第二阱区的底部接触所述第一阱区的底部。

4.如权利要求1-3任一项所述的静电保护元件,其特征在于,所述第一阱区贴合所述中心阱区,所述第二阱区贴合所述第一阱区。...

【技术特征摘要】

1.一种静电保护元件,其特征在于,包括:

2.如权利要求1所述的静电保护元件,其特征在于,所述中心阱区为实心的柱状阱区,所述第一阱区为环状体阱区,所述第二阱区为中空的柱状阱区,且所述第一阱区的底部深度小于所述第二阱区的底部深度。

3.如权利要求1所述的静电保护元件,其特征在于,所述中心阱区为实心的柱状阱区,所述第一阱区和所述第二阱区均为中空的柱状阱区,所述第一阱区的底部接触所述中心阱区的底部,所述第二阱区的底部接触所述第一阱区的底部。

4.如权利要求1-3任一项所述的静电保护元件,其特征在于,所述第一阱区贴合所述中心阱区,所述第二阱区贴合所述第一阱区。

5.如权利要求1所述的静电保护元件,其特征在于,所述第一掺杂区为设置于所述中心阱区中心区域的柱状掺杂区,所述第二掺杂区为设置于所述第一掺杂区外围的环状掺杂区。

6.如权利要求1所述的静电保护元件,其特征在于,所述第三掺杂区和第四掺杂区均为设置于第一阱区内的环状掺杂区,所述第四掺杂区设置于所述第三掺杂区外围。

7.如权利要求1所述的静电保护元件,其特征在于,所述第一掺杂区、所述第二掺杂区基于衬底表面的深度小于所述中心阱区基于衬底表面的深度,所述第三掺杂区、所述第四掺杂区基于衬底表面的深度小于所述第一阱区基于衬底表面的深度。

8.如权利要求...

【专利技术属性】
技术研发人员:许杞安
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1