减少接触电阻影响的测试焊点设计制造技术

集成电路结构包括：半导体晶片；在半导体晶片里的集成电路器件；和在半导体晶片的上表面上的并且连接到集成电路器件的多个测试焊点。测试焊点成对分组，在同一对中的测试焊点相互连接。

【技术实现步骤摘要】

本专利技术通常涉及到集成电路的制造，尤其涉及到晶片的验收测试，更 加涉及到减少测试焊点的接触电阻的影响。
技术介绍
集成电路(IC)制造商正在以日益减小的尺寸和相应的技术，来制造 较小的、高速度的半导体器件。随同这些要求的提升，维持产量和生产能 力的^兆战也已经增加。半导体晶片通常包括通过划片槽相互分隔开管芯(或芯片)。在晶片里的各芯片包括电路，并且，管芯用踞分割，然后，单独封装。在半导体 制造工艺中，在晶片(例如，集成电路)上的半导体器件，必须按照选定 的规定步骤或者在结束时进行测试，以保持和确保器件的质量。通常，测 试电路随同实际的器件在晶片上同时制造。典型的测试方法提供多个测试 焊点(通常称为工艺控制监视焊点，或者PCM焊点)，测试焊点位于表面 的划片槽上。选取测试焊点以测试晶片的不同的性能，例如电压、驱动电 流、泄漏电流等。图1说明测试线10，其可以被形成在晶片的划片槽中，并且，可以包 括比图1中所示的更多或更少的测试焊点(即TPI到TPIO)。测试焊点 TP1到TP10的每一个被连接到将要被探测的器件的节点(或电路)。例如，测试焊点TP1到TP4可以被用于探测连接到晶体管本文档来自技高网...

【技术保护点】
一种集成电路结构包括：　　　　半导体晶片；　　　　在半导体晶片里的集成电路器件；和　　　　设置在半导体晶片的上表面上的并且连接到所述集成电路器件的多个测试焊点，其中，测试焊点成对分组，且其中，同一对中的测试焊点相互连接。

【技术特征摘要】
US 2008-8-22 12/196,5311.一种集成电路结构包括半导体晶片；在半导体晶片里的集成电路器件；和设置在半导体晶片的上表面上的并且连接到所述集成电路器件的多个测试焊点，其中，测试焊点成对分组，且其中，同一对中的测试焊点相互连接。2. 按照权利要求1所述的集成电路结构，其中，所述测试焊点在半导体晶片中形成测试线。3. 按照权利要求2所述的集成电路结构，其中，所述在测试线中的测试焊点等距离分隔开。4. 按照权利要求1所述的集成电路结构，其中，所述测试焊点是在半导体晶片中的半导体芯片内。5. 按照权利要求1所述的集成电路结构，其中，在同一对中的测试焊点按照第一距离被分隔开，并且，多个测试焊点的相邻接的对按照大于第一距离的第二距离^皮分隔开6. 按照权利要求5所述的集成电路结构，其中，第一距离对于第二距离的比率小于1。7. 按照权利要求1所述的集成电路结构，其中，没有有源器件被形成在多个测试焊点的同 一对中的测试焊点之间。8. 按照权利要求1所述的集成电路结构，在半导体晶片中还包括集成电路器件，其中，多个测试焊点中的一对被连接到集成电路器件的节点。9. 集成电路结构包括包含有第一和第二半导体芯片的半导体晶片；在第 一和第二半导体芯片之间的划片槽；在划片槽中的测试线；和在测试线中的第...

【专利技术属性】
技术研发人员：董易谕，罗增锦，李建昌，邵志杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]