【技术实现步骤摘要】
本专利技术属于半导体集成电路，涉及一种基于cmos工艺的肖特基二极管熔丝结构及烧录器件。
技术介绍
1、随着半导体工艺的微型化以及复杂度的提高，半导体元件也变得更容易受到各种缺陷或杂质的影响，而单一导线、二极管或者晶体管等的失效往往导致整个芯片发生缺陷。为了解决这个问题，会在集成电路中形成一些熔丝(fuse)，以确保集成电路的高可靠性。
2、传统熔丝烧录器件有很多种类，主要有金属熔丝和多晶硅熔丝这两种。金属熔丝的原理是使用大电流热熔断的方式，多晶硅熔丝使用电迁移原理对电阻进行熔断。如图1所示，为一种金属熔丝结构的版图示意图，包括金属层101及触点102，这种金属熔丝结构需要开窗口以防止热溅射，因此占用面积大，不利于兼容集成电路。如图2所示，为一种多晶硅熔丝结构的版图示意图，包括多晶硅层201、触点202及p型重掺杂区203，这种多晶硅熔丝结构虽然不需要高热量进行熔断，但是依旧需要瞬间大电流以实现电迁移。此外，金属熔丝和多晶硅熔丝容易恢复。
3、因此，如何改进熔丝结构以降低工艺成本，并提高熔丝产品的可靠性，成为本领域技术人员亟待解决的一个重要技术问题。
4、应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于cm
2、为实现上述目的及其他相关目的，本专利技术提供一种基于cmos工艺的肖特基二极管熔丝结构，包括：
3、p型衬底；
4、深n阱，位于所述p型衬底中；
5、n阱，位于所述深n阱中，所述n阱呈环状以在所述深n阱中围出阳极区域；
6、n型掺杂多晶硅层，位于所述阳极区域的所述深n阱上；
7、n型掺杂层，位于n阱中；
8、多个第一阳极接触部，位于所述阳极区域并与所述深n阱形成肖特基接触；
9、多个第二阳极接触部，位于所述n型掺杂多晶硅层表面并与所述n型掺杂多晶硅层形成欧姆接触；
10、多个阴极接触部，位于所述n型掺杂层表面并与所述n型掺杂层形成欧姆接触。
11、可选地，所述第一阳极接触部与所述第二阳极接触部电连接。
12、可选地，所述掺杂多晶硅层与所述n阱间隔预设距离，或者所述掺杂多晶硅层与所述n阱在水平方向上邻接或部分交叠。
13、可选地，所述n型掺杂多晶硅层的厚度范围是
14、可选地，所述n型掺杂多晶硅层的掺杂浓度高于所述n阱的掺杂浓度，所述n型掺杂层的掺杂浓度高于所述n阱的掺杂浓度，所述n阱的掺杂浓度高于所述深n阱的掺杂浓度。
15、可选地，所述n型掺杂多晶硅层包括至少两条沿y方向延伸并沿x方向间隔排列的多晶硅插指，并包括沿x方向延伸并沿y方向间隔排列的第一多晶硅公共线与第二多晶硅公共线，所述多晶硅插指的两端分别与所述第一多晶硅公共线及所述第二多晶硅公共线连接，所述x方向与所述y方向相互垂直并均平行于所述p型衬底所在平面。
16、可选地，所述n阱呈矩形环。
17、可选地，所述n阱在所述深n阱中围成的区域内不设有浅沟槽隔离结构。
18、本专利技术还提供一种烧录器件，包括字线、位线及多个电路单元，所述电路单元包括nmos开关管及如上任意一项所述的基于cmos工艺的肖特基二极管熔丝结构，所述nmos开关管的控制端连接所述字线，所述nmos开关管的第一连接端与所述熔丝结构的正极连接，所述nmos开关管的第二连接端接地，所述熔丝结构的负极连接所述位线。
19、可选地，在写模式下，所述位线接第一电压以使所述熔丝结构发生雪崩击穿；在读模式下，所述位线接第二电压以读取所述电路单元的状态；所述第一电压高于所述第二电压。
20、如上所述，本专利技术的基于cmos工艺的肖特基二极管熔丝结构及烧录器件利用肖特基二极管的反向击穿特性来实现熔断的功能，由于雪崩击穿是不可逆的，使得器件无法恢复反向隔离的作用，可靠性更高。本专利技术将整个肖特基二极管做在一个深n阱里面，可以大大提高接触结的面积，饱和电流更大，可以大大降低正向和反向导通电压，并可以兼容低压cmos工艺(例如1.8v、3.3v及5v cmos工艺)。本专利技术在熔丝结构中设置掺杂多晶硅层作为缓冲层，可以通过调节接触的功函数关系来适度提高导通电压和反向击穿电压，防止电压过低。相对于金属熔丝结构的制造过程中需要开窗口以防止热溅射，本专利技术的肖特基二极管熔丝结构仅依靠现有的cmos平台的条件就能制造肖特基二极管，不仅可以将器件面积做得更小，还可以实现熔丝电路及其电熔丝(efuse)可编程阵列控制。此外，由于肖特基二极管无需p型掺杂便可以实现二极管的功能，可以降低工艺成本，同时还可以改变原本过编程下的金属熔丝和多晶硅熔丝所带来的热俘获问题以及污染周边器件的问题，进一步提高熔丝产品的可靠性。
本文档来自技高网...【技术保护点】
1.一种基于CMOS工艺的肖特基二极管熔丝结构，其特征在于，包括：
2.根据权利要求1所述的基于CMOS工艺的肖特基二极管熔丝结构，其特征在于：所述第一阳极接触部与所述第二阳极接触部电连接。
3.根据权利要求1所述的基于CMOS工艺的肖特基二极管熔丝结构，其特征在于：所述掺杂多晶硅层与所述N阱间隔预设距离，或者所述掺杂多晶硅层与所述N阱在水平方向上邻接或部分交叠。
4.根据权利要求1所述的基于CMOS工艺的肖特基二极管熔丝结构，其特征在于：所述掺杂多晶硅层的厚度范围是
5.根据权利要求1所述的基于CMOS工艺的肖特基二极管熔丝结构，其特征在于：所述掺杂多晶硅层的掺杂浓度高于所述N阱的掺杂浓度，所述N型掺杂层的掺杂浓度高于所述N阱的掺杂浓度，所述N阱的掺杂浓度高于所述深N阱的掺杂浓度。
6.根据权利要求1所述的基于CMOS工艺的肖特基二极管熔丝结构，其特征在于：所述N型掺杂多晶硅层包括至少两条沿Y方向延伸并沿X方向间隔排列的多晶硅插指，并包括沿X方向延伸并沿Y方向间隔排列的第一多晶硅公共线与第二多晶硅公共线，所述多晶硅插指
7.根据权利要求1所述的基于CMOS工艺的肖特基二极管熔丝结构，其特征在于：所述N阱呈矩形环。
8.根据权利要求1所述的基于CMOS工艺的肖特基二极管熔丝结构，其特征在于：所述N阱在所述深N阱中围成的区域内不设有浅沟槽隔离结构。
9.一种烧录器件，包括字线、位线及多个电路单元，其特征在于：所述电路单元包括NMOS开关管及如权利要求1-8任意一项所述的基于CMOS工艺的肖特基二极管熔丝结构，所述NMOS开关管的控制端连接所述字线，所述NMOS开关管的第一连接端与所述熔丝结构的正极连接，所述NMOS开关管的第二连接端接地，所述熔丝结构的负极连接所述位线。
10.根据权利要求9所述的烧录器件，其特征在于：在写模式下，所述位线接第一电压以使所述熔丝结构发生雪崩击穿；在读模式下，所述位线接第二电压以读取所述电路单元的状态；所述第一电压高于所述第二电压。
...【技术特征摘要】
1.一种基于cmos工艺的肖特基二极管熔丝结构，其特征在于，包括：
2.根据权利要求1所述的基于cmos工艺的肖特基二极管熔丝结构，其特征在于：所述第一阳极接触部与所述第二阳极接触部电连接。
3.根据权利要求1所述的基于cmos工艺的肖特基二极管熔丝结构，其特征在于：所述掺杂多晶硅层与所述n阱间隔预设距离，或者所述掺杂多晶硅层与所述n阱在水平方向上邻接或部分交叠。
4.根据权利要求1所述的基于cmos工艺的肖特基二极管熔丝结构，其特征在于：所述掺杂多晶硅层的厚度范围是
5.根据权利要求1所述的基于cmos工艺的肖特基二极管熔丝结构，其特征在于：所述掺杂多晶硅层的掺杂浓度高于所述n阱的掺杂浓度，所述n型掺杂层的掺杂浓度高于所述n阱的掺杂浓度，所述n阱的掺杂浓度高于所述深n阱的掺杂浓度。
6.根据权利要求1所述的基于cmos工艺的肖特基二极管熔丝结构，其特征在于：所述n型掺杂多晶硅层包括至少两条沿y方向延伸并沿x方向间隔排列的多晶硅插指，并包括沿x方向延伸并沿y方向间隔排列的第一多晶硅公共线...
【专利技术属性】
技术研发人员：何康，刘玉荣，陈运波，刘云峰，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。