【技术实现步骤摘要】
本专利技术涉及半导体和cmos混合集成电路，更为具体地，涉及一种新型三维存储器阵列及制备方法。
技术介绍
1、近年来，人工智能市场取得了显著增长，同时随着智能终端如智能手机、手表和手环等的不断普及，市场对于高能效硬件的需求也在不断增加。然而，传统的计算架构依赖冯·诺依曼体系结构，该体系将处理器和存储器分开，通过处理器从存储器中检索数据进行处理，然后将数据存回存储器。这个过程需要在处理器和存储器之间进行大量的数据传输，导致能耗和时间延迟增加。
2、因此，为实现处理器和存储器之间的大量的数据传输及计算，常规方案是采用阻变存储器(rram)、相变存储器(pram)、磁阻存储器(mram)和铁电存储器(feram)等新型器件实现数据存内计算。其中，阻变存储器因为具备非易失性特征、多值存储潜力、高集成密度以及与现有半导体工艺的兼容性等优势，成为新型存内计算中最具前景的候选器件之一。
3、作为新型存储器代表之一，rram阵列由于每条字线和位线是垂直连接的(crossbar结构)，因此旁泄电流对读取操作有很大的影响。也就是说，来自相邻单元的干扰电流会导致读取和编程错误。如何在具有抗干扰的情况下访问阵列中选定的存储单元是高密度存储阵列面临的主要挑战之一。
4、目前，主流阵列包括采用rram与晶体管(transisitor)、二极管(diode)和易失性的选通管(selector)分别串联形成的1t1r和1d1r、1s1r结构。其中，对于1t1r结构，晶体管作为选通单元，能关断泄露通路。但每个存储单元所占面积较
技术实现思路
1、鉴于上述问题，本专利技术提供一种新型三维存储器阵列及制备方法，以解决现有存储器阵列所存在的性能不稳定，且非线性有限，存在旁泄电流风险，限制阵列的实际应用等问题。
2、本专利技术提供的新型三维存储器阵列，包括呈阵列分布的存储单元；所述存储单元的一端与字线wl连接，另一端与位线bl连接，在每条字线wl的底部设置有对应的选通晶体管，字线wl的底部与选通晶体管的漏极连接，选通晶体管的源极与源线sl连接；所述选通晶体管的栅极与栅线gl连接；所述位线bl、所述字线wl、所述源线sl及所述栅线gl共同控制所述存储单元的状态。
3、此外，可选的技术方案是，所述选通晶体管的漏极与所述字线wl连接；并且，所述字线wl、所述位线bl与所述栅线gl的设置方向相互垂直，所述源线sl与所述位线bl的设置方向相平行。
4、此外，可选的技术方案是，存储单元包括串联的rram和选通管、自选择单元ssc，或者通过内嵌中间电极串联的rram和选通管。
5、另一方面，本专利技术还提供一种新型三维存储器阵列的制备方法，利用位线氧化法或位线填充法制备如上所述的新型三维存储器阵列。
6、此外，可选的技术方案是，当所述存储单元为串联的rram和选通管，所述位线氧化法包括：在预设的前置介质层上制备交替堆叠的隔离介质层和位线；通过刻蚀在所述隔离介质层和所述位线上设置垂直通孔，所述垂直通孔贯穿所述隔离介质层和所述位线并延伸至所述前置介质层；依次通过化学反应和腐蚀处理，制备选通层；制备贯穿所述垂直通孔的阻变层，所述阻变层与所述选通层形成1s1r的存储单元；在所述垂直通孔内设置垂直字线，以形成所述三维存储器阵列。
7、此外，可选的技术方案是，当所述存储单元为串联的rram和选通管，所述位线填充法包括：预设的前置介质层上制备交替堆叠的隔离介质层和牺牲介质层；通过刻蚀在所述隔离介质层和所述牺牲介质层上设置垂直通孔，所述垂直通孔贯穿所述隔离介质层和所述牺牲介质层并延伸至所述前置介质层；对所述牺牲介质层的边缘进行腐蚀，形成选通凹槽，并在所述选通凹槽内制备选通层；制备贯穿所述垂直通孔的阻变层，所述阻变层与所述选通层形成1s1r的存储单元；在所述垂直通孔内设置垂直字线；对剩余的牺牲层介质进行腐蚀，并在腐蚀后的牺牲层内填充金属位线，以形成所述三维存储器阵列。
8、此外，可选的技术方案是，所述隔离介质层的材料包括氧化硅sio2或碳硅氧氢化物sicoh；所述隔离介质层的制备工艺包括化学气相沉积cvd或等离子体增强化学气相淀积pecvd；所述隔离介质层的厚度范围为10-1000nm。
9、此外，可选的技术方案是，所述位线和所述字线的材料包括金属钒v、金属铌nb、金属钌ru、金属钨w、金属钽ta、氮化钽tan、金属钛ti、氮化钛tin、钛钨tiw、金属铝al、氧化铝alox、氮化铝钛tialn或altin、金属铪hf、金属铱ir、金属锰mn、金属锌zn、金属铂pt、金属钯pd、金属铜cu及其混合物中的一种或多种；所述位线和所述字线中掺杂多晶硅材料；所述位线和所述字线的设置工艺包括物理气相淀积pvd、等离子体增强化学气相淀积或原子层沉积；所述位线的厚度范围为10-1000nm。
10、此外，可选的技术方案是，所述选通层的材料包括氧化铌nbox、氧化钒vox，及其混合物中的一种或多种；并且，所述选通层的制备工艺包括：氧化或原子层沉积ald、物理气相淀积pvd；或对材料进行掺杂，掺杂元素包括al、cu、au、ti中的一种或多种；所述掺杂的工艺包括离子注入imp和共溅射；所述阻变层的材料包括钽、氧化钽taox、氧化钛tiox、氧化铪hfox、氧化锆zrox、氧化硅siox等及其混合物中的一种或多种；所述阻变层的制备工艺包括氧化或原子层沉积ald；所述阻变层包括掺杂元素，所述掺杂元素包括al、cu、au、ti等中的一种或多种；所述掺杂的工艺包括离子注入imp和共溅射。
11、此外，可选的技术方案是，所述牺牲介质层的材料包括sinx；所述牺牲介质层的制备工艺包括氧化或原子层沉积ald、物理气相淀积pvd。
12、利用上述新型三维存储器阵列及制备方法，能够大幅度降低1s1r对于选通管的非线性要求，提高阵列的存储规模；且相较于传统的1t1r结构而言，能够降低面积开销，提升存储单元密度。此外，在制备过程中，可通过rram堆叠完全兼容cmos逻辑工艺，可作为嵌入式存储器或者独立存储器应用，并且随着堆叠层数的增加，工艺上更具成本优势。
13、为了实现上述以及相关目的，本专利技术的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本专利技术的某些示例性方面。然而，这些方面指示的仅仅是可使用本本文档来自技高网...
【技术保护点】
1.一种新型三维存储器阵列，其特征在于，包括呈阵列分布的存储单元；
2.根据权利要求1所述的新型三维存储器阵列，其特征在于，
3.根据权利要求1所述的新型三维存储器阵列，其特征在于，
4.一种新型三维存储器阵列的制备方法，其特征在于，包括：
5.根据权利要求4所述的新型三维存储器阵列的制备方法，其特征在于，当所述存储单元为串联的RRAM和选通管，所述位线氧化法包括：
6.根据权利要求4所述的新型三维存储器阵列的制备方法，其特征在于，当所述存储单元为串联的RRAM和选通管，所述位线填充法包括：
7.根据权利要求5所述的新型三维存储器阵列的制备方法，其特征在于，
8.根据权利要求5或6所述的新型三维存储器阵列的制备方法，其特征在于，
9.根据权利要求5或6所述的新型三维存储器阵列的制备方法，其特征在于，所述选通层的材料包括氧化铌NbOx、氧化钒VOx，及其混合物中的一种或多种；并且，
10.根据权利要求6所述的新型三维存储器阵列的制备方法，其特征在于，所述牺牲介质层的材料包括S
...【技术特征摘要】
1.一种新型三维存储器阵列，其特征在于，包括呈阵列分布的存储单元；
2.根据权利要求1所述的新型三维存储器阵列，其特征在于，
3.根据权利要求1所述的新型三维存储器阵列，其特征在于，
4.一种新型三维存储器阵列的制备方法，其特征在于，包括：
5.根据权利要求4所述的新型三维存储器阵列的制备方法，其特征在于，当所述存储单元为串联的rram和选通管，所述位线氧化法包括：
6.根据权利要求4所述的新型三维存储器阵列的制备方法，其特征在于，当所述...
【专利技术属性】
技术研发人员：蔡一茂，杨高琦，王宗巍，鲍盛誉，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。