【技术实现步骤摘要】
本公开大体上涉及集成电路(ic)装置和其制造方法。
技术介绍
1、将不同的集成电路(ic)结构堆叠在彼此之上允许将更多半导体部件提供于特定覆盖区内。然而，随着管芯大小变得越来越紧凑，更多部件挤聚于更小装置中所引起的寄生效应会影响ic电路的性能。例如，焊料凸块现在直接在有源半导体区域上方移动，并且由焊料凸块产生的寄生电容会影响ic电路的性能。因此，需要隔离技术来减少在同一区域上提供更多部件的寄生效应。
技术实现思路
1、在一些实施例中，一种集成电路(ic)装置包含：第一有源半导体层，其包含第一有源半导体装置区；第一后段(back end of line，beol)，其定位在所述第一有源半导体层上；第一导电结构，其集成于所述第一beol中并且连接到所述第一有源半导体部件中的至少一者；第二有源半导体层，其包含第二有源半导体部件；第二beol，其定位在所述第二有源半导体层上，其中第二导电结构集成于所述第二beol中并且连接到所述第二有源半导体部件中的至少一者，其中所述第二导电结构电连接到所述第一导电结构；第一重布层，其定位在所述第二有源半导体层上，所述第一重布层电连接到所述第二导电结构；钝化层，其定位在所述第一重布层上；第二重布层，其定位在所述钝化层上，其中所述第二重布层电连接到所述第一重布层。在一些实施例中，所述ic装置另外包含混合接合层，且第三导电结构集成到所述混合接合层中，其中：所述第一beol定位在所述混合接合层下方；所述第二beol定位在所述混合接合层上；所述第三导电结构将所述第
2、在一些实施例中，所述ic装置另外包含第一埋置氧化物层、富陷阱层和处理层，所述第一有源半导体层定位在所述第一埋置氧化物层上，第一陷阱层定位在所述第一埋置box层上，并且所述第一处理层定位在所述第一陷阱层上。在一些实施例中，第二处理层未提供于第二ic装置中。在一些实施例中，所述ic装置另外包含第二埋置氧化物层和氮化硅层，其中：所述钝化层是第一钝化层；所述第二有源半导体层定位在所述第二埋置氧化物层上；所述氮化硅层定位在所述第二埋置氧化物层上。在一些实施例中，所述ic装置另外包含第二钝化层和第三钝化层，其中：所述第二钝化层定位在所述氮化硅层上；所述第三钝化层定位在所述第二钝化层上；所述第一钝化层定位在所述第三钝化层上。在一些实施例中，所述ic装置另外包含导电通孔，所述导电通孔延伸穿过所述第一钝化层、所述第二钝化层和所述第三钝化层，使得所述导电通孔将所述第二重布层连接到所述第一重布层。在一些实施例中，所述ic装置另外包含：定位在所述第二重布层上的焊料凸块。在一些实施例中，所述焊料凸块至少部分地对准在所述第一有源半导体层和所述第二有源半导体层上方。在一些实施例中，所述ic装置另外包含一个或多个第一栅电极，所述一个或多个第一栅电极定位在所述第一有源半导体装置区上以使得所述一个或多个第一栅电极和所述第一有源半导体装置区形成一个或多个第一场效应晶体管(fet)。在一些实施例中，所述ic装置另外包含一个或多个第二栅电极，所述一个或多个第二栅电极定位在所述第二有源半导体装置区上以使得所述一个或多个第二栅电极和所述第二有源半导体装置区形成一个或多个第二fet。在一些实施例中，所述一个或多个第一fet和所述一个或多个第二fet由所述第一导电结构和所述第二导电结构连接以提供串联耦合的fet堆叠。在一些实施例中，所述ic装置另外包含将所述第一重布层连接到所述第二导电结构的导电通孔。在一些实施例中，所述第一重布层包含铝。在一些实施例中，所述第二重布层包含铜。
3、在一些实施例中，一种集成电路(ic)装置包含：第一有源半导体层，其包含第一有源半导体装置区；第二有源半导体层，其包含有源半导体区，所述第二有源半导体层连接到所述第一有源半导体层并且定位在所述第一有源半导体层上；第一重布层，其定位在所述第二有源半导体层上，所述第一重布层电连接到所述第一有源半导体层和所述第二有源半导体层；钝化层，其定位在所述第一重布层上；第二重布层，其定位在所述钝化层上，其中所述第二重布层电连接到所述第一重布层。在一些实施例中，所述ic装置另外包含第一后段(beol)、第二beol和混合接合层，其中：所述第一beol定位在所述混合接合层下方；所述第一beol定位在所述第一有源半导体层上；所述混合接合层定位在所述第一beol与所述第二beol之间；所述第二beol定位在所述混合接合层与所述第二有源半导体层之间。在一些实施例中，所述第一重布层包含铝。在一些实施例中，所述第二重布层包含铜。
4、在一些实施例中，一种制造集成电路(ic)的方法包含：提供ic装置，所述ic装置包含：包含第一有源半导体装置区的第一有源半导体层、定位在所述第一有源半导体层上的第一后段(beol)、集成到所述第一beol中并连接到所述第一有源半导体部件中的至少一者的第一导电结构、包含第二有源半导体部件的第二有源半导体层，以及定位在所述第二有源半导体层上的第二beol，其中第二导电结构集成到所述第二beol中并且连接到所述第二有源半导体部件中的至少一者，其中所述第二导电结构电连接到所述第一导电结构；形成定位在所述第二有源半导体层上的第一重布层，所述第一重布层电连接到所述第二导电结构；形成定位在所述第一重布层上的钝化层；形成定位在所述钝化层上的第二重布层，其中所述第二重布层电连接到所述第一重布层。
5、在另一方面，可以单独地或一起地组合前述方面中的任一方面，和/或如本文所描述的各种单独方面和特征，以获得额外优点。除非本文相反指示，否则本文所公开的各种特征和元件中的任一个可以与一个或多个其它公开的特征和元件组合。
6、本领域技术人员在阅读以下对于优选实施例的具体说明以及相关的附图后，将会认识到本公开的范围并且了解其另外的方面。
本文档来自技高网...【技术保护点】
1.一种集成电路IC装置，包括：
2.根据权利要求1所述的IC装置，另外包括混合接合层，其中第三导电结构集成到所述混合接合层中，其中：
3.根据权利要求2所述的IC装置，另外包括第一埋置氧化物层、富陷阱层和处理层，所述第一有源半导体层定位在所述第一埋置氧化物层上，所述富陷阱层定位在所述第一埋置box层上，并且所述第一处理层定位在第一陷阱层上。
4.根据权利要求3所述的IC装置，其中第二处理层未提供于所述IC装置中。
5.根据权利要求3所述的IC装置，另外包括第二埋置氧化物层和氮化硅层或二氧化硅层，其中：
6.根据权利要求5所述的IC装置，另外包括第二钝化层和第三钝化层，其中：
7.根据权利要求6所述的IC装置，另外包括导电通孔，所述导电通孔延伸穿过所述第一钝化层、所述第二钝化层和所述第三钝化层，使得所述导电通孔将所述第二重布层连接到所述第一重布层。
8.根据权利要求1所述的IC装置，另外包括：
9.根据权利要求8所述的IC装置，其中所述焊料凸块至少部分地对准在所述第一有源半导体层和所述
10.根据权利要求1所述的IC装置，另外包括一个或多个第一栅电极，所述一个或多个第一栅电极定位在所述第一有源半导体装置区上以使得所述一个或多个第一栅电极和所述第一有源半导体装置区形成一个或多个第一场效应晶体管FET。
11.根据权利要求10所述的IC装置，另外包括一个或多个第二栅电极，所述一个或多个第二栅电极定位在第二有源半导体装置区上以使得所述一个或多个第二栅电极以及所述第二有源半导体装置区形成一个或多个第二FET。
12.根据权利要求11所述的IC装置，其中所述一个或多个第一FET以及所述一个或多个第二FET由所述第一导电结构和所述第二导电结构连接以提供串联耦合的FET堆叠。
13.根据权利要求1所述的IC装置，另外包括将所述第一重布层连接到所述第二导电结构的导电通孔。
14.根据权利要求1所述的IC装置，其中所述第一重布层包括铝。
15.根据权利要求14所述的IC装置，其中所述第二重布层包括铜。
16.一种集成电路IC装置，包括：
17.根据权利要求16所述的IC装置，另外包括第一后段BEOL、第二BEOL和混合接合层，其中：
18.根据权利要求16所述的IC装置，其中所述第一重布层包括铝。
19.根据权利要求18所述的IC装置，其中所述第二重布层包括铜。
20.一种制造集成电路IC的方法，包括：
...【技术特征摘要】
1.一种集成电路ic装置，包括：
2.根据权利要求1所述的ic装置，另外包括混合接合层，其中第三导电结构集成到所述混合接合层中，其中：
3.根据权利要求2所述的ic装置，另外包括第一埋置氧化物层、富陷阱层和处理层，所述第一有源半导体层定位在所述第一埋置氧化物层上，所述富陷阱层定位在所述第一埋置box层上，并且所述第一处理层定位在第一陷阱层上。
4.根据权利要求3所述的ic装置，其中第二处理层未提供于所述ic装置中。
5.根据权利要求3所述的ic装置，另外包括第二埋置氧化物层和氮化硅层或二氧化硅层，其中：
6.根据权利要求5所述的ic装置，另外包括第二钝化层和第三钝化层，其中：
7.根据权利要求6所述的ic装置，另外包括导电通孔，所述导电通孔延伸穿过所述第一钝化层、所述第二钝化层和所述第三钝化层，使得所述导电通孔将所述第二重布层连接到所述第一重布层。
8.根据权利要求1所述的ic装置，另外包括：
9.根据权利要求8所述的ic装置，其中所述焊料凸块至少部分地对准在所述第一有源半导体层和所述第二有源半导体层上方。
10.根据权利要求1所述的ic装置，另外包括一个或多个第一栅电极，所述一个或多个第一栅电极定位在所述第一有...
【专利技术属性】
技术研发人员：迈克尔·卡罗尔，E·K·博尔顿，M·S·阿索伊，罗希，D·C·克尔，邱继贤，
申请(专利权)人：QORVO美国公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。