转发装置与方法以及微处理器制造方法及图纸

一种转发装置与方法以及微处理器，其中该转发装置包括杂凑产生器、比较器及转发逻辑单元。杂凑产生器杂凑Ｊ个地址位以产生Ｋ个杂凑位。Ｊ个地址位是载入指令或储存指令所指定的存储器地址的多个位，Ｋ为大于０的整数且Ｊ为大于Ｋ的整数。当载入指令指定的Ｌ个地址位匹配于储存指令指定的Ｌ个地址位且载入指令的Ｋ个杂凑位匹配于储存指令的Ｋ个杂凑位时，比较器输出第一预设布尔数值，否则输出第二预设布尔数值，Ｌ为大于０的整数。当比较器输出第一预设布尔数值时，转发逻辑单元将数据由储存指令转发至载入指令，而当比较器输出第二预设布尔数值时，不转发数据。本发明专利技术可能减少微处理器所执行的非正确或错误的传送转发数量。

【技术实现步骤摘要】

本专利技术有关于一种微处理器，特別是有关于将数据由先前 的储存指令转发至之后的载入指令。
技术介绍
计算机程序经常使用储存指令(store instruction)与载入 指令(load instruction )。储存指令将数据由处理器的暂存器移 动至存储器，而载入指令将数据由存储器移动至处理器的暂存 器。微处理器频繁地执行指令流，其中， 一或多个储存指令处 于一个载入指令之前，该载入指令的数据所处的存储器位置与 该一或多个在前的储存指令相同。在此情况下，为了正确地执 行程序，微处理器必须确保载入指令能接收由在前且最近的储 存指令(the newest preceding store instruction)所产生的"f诸存 数据。完成正确程序执行的一个方法是载入指令暂停(stall), 直到储存指令已将数据写入至存储器(例如系统存储器或快取 存储器)。然而，这种解决方法并不具有非常高的效率。因此， 在近代的微处理器中， 一旦储存数据有效(available),并且载入 指令准备好接收此储存数据时，微处理器将储存数据由储存指 令所归属(reside )的管线阶级(pipeline本文档来自技高网...

【技术保护点】
一种转发装置，其特征在于，用以减少在一微处理器内非正确地将一数据由一储存指令转发至一载入指令的可能性，该储存指令较先前于该载入指令，该转发装置包括：　一杂凑产生器，用以对Ｊ个地址位执行一杂凑函数，以产生Ｋ个杂凑位，其中，所述Ｊ个地址位 是由该载入指令或该储存指令所指定的一存储器位置的一地址的多个位，Ｊ为大于１的整数，Ｋ为大于０的整数；　一比较器，其中，假使由该载入指令所指定的Ｌ个地址位匹配于由该储存指令所指定的对应的Ｌ个地址位，且该载入指令的Ｋ个杂凑位匹配于该储存指 令的对应的Ｋ个杂凑位，该比较器输出一第一预设布尔数值，否则，该比较器输出一第二预设布尔数值，且Ｌ为大于０的整...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：柯林艾迪，罗德尼E虎克，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]