【技术实现步骤摘要】
本专利技术属于半导体探测器芯片的制造，具体涉及一种探测器芯片及其制作方法、封装结构和封装方法。
技术介绍
1、目前探测器芯片在光通信、光传感等工业领域被大量使用，然而，现有技术中的探测器芯片中存在较高的暗电流，且响应度低，带宽较低，导致探测器芯片的效果不理想。
2、其次，现有的探测器芯片基本采用金属管壳封装，如to-46等。这种封装一般由金属管座，金属管帽以及烧结在管帽上的透镜/窗口三部分组成。探测器芯片被贴装在管座上，然后通过金属引线的方式将正负极引出。对于这种封装方式，一般都是探测器芯片和透镜进行分开的单独封装，封装效率低下。而且，由于玻璃透镜是采用烧结的方式固定到管帽上的，精度不高且耦合效率较差。此外，玻璃透镜的焦距较大，使得封装后的封装结构整体体积也无法进一步缩小。
3、公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
1、本专利技术的目的在于提供一种探测器芯片及其制作方法、封装结构和封装方法，本专利技术的探测器芯片具有低暗电流，高响应度，高带宽的特点。
2、为了实现上述目的，本专利技术一具体实施例提供的技术方案如下：
3、一种探测器芯片，其特征在于，包括：
4、外延结构，所述外延结构包括依次形成的n型半导体层，有源层，p型半导体层以及p型接触层，所述p型接触层覆盖部分所述p型半导体层，所述p型半导
5、钝化层，形成于所述p型半导体层上，所述钝化层上形成有窗口，所述窗口暴露出所述p型半导体层和p型接触层，所述扩散区位于所述窗口覆盖范围内；
6、光学膜层，形成于所述钝化层上以及形成于所述窗口内的p型半导体层上；
7、p型电极，形成于所述p型接触层上；以及
8、n型电极，形成于所述n型半导体层上。
9、本专利技术一具体实施例还提供了一种探测器芯片的制作方法，包括：
10、提供衬底，在衬底上生长外延结构，所述外延结构包括n型半导体层，有源层、p型半导体层以及p型接触层，所述p型接触层覆盖部分所述p型半导体层；
11、在所述p型半导体层以及p型接触层上形成钝化层；
12、在所述钝化层上通过湿法腐蚀或干法刻蚀
13、形成窗口，窗口暴露出所述p型半导体层和p型接触层；
14、对所述窗口内的p型半导体层和p型接触层进行掺杂扩散，形成扩散区；
15、在所述钝化层上以及所述窗口内的p型半导体层上形成光学膜层；
16、在所述p型接触层上形成p型电极；
17、去除所述衬底，在所述n型半导体层上形成n型电极。
18、本专利技术一具体实施例还提供了上述探测器芯片的封装结构，包括：
19、管座，具有第一表面；
20、上述的探测器芯片，设置于所述第一表面上；以及
21、管帽，设置于所述第一表面上且与所述管座之间形成一密封空间，所述探测器芯片位于所述密封空间内，所述管帽的内壁上设置有与所述探测器芯片的对应的透镜结构，所述透镜结构与所述管帽一体成型。
22、在本专利技术的一个或多个实施例中，所述第一表面上设置有金属层，所述金属层包括不连通设置的第一金属层和第二金属层，所述探测器芯片设置于所述第一金属层上且电连接所述第二金属层，其中，所述探测器芯片的n型电极电连接所述第一金属层，所述探测器芯片的p型电极电连接所述第二金属层。
23、在本专利技术的一个或多个实施例中，所述管帽与所述第一表面相接触的表面上设置有第三金属层，通过对所述第三金属层与所述金属层的热压或回流焊使所述管帽密封于所述管座上。
24、在本专利技术的一个或多个实施例中，所述管帽包括顶壁和侧壁，所述透镜结构一体成型于所述顶壁上，所述顶壁背离所述第一表面的一侧表面设置有增透光学膜。
25、在本专利技术的一个或多个实施例中，所述管帽包括顶壁和侧壁，所述透镜结构一体成型于所述顶壁上，所述顶壁面向所述第一表面的一侧表面设置有增透光学膜。
26、在本专利技术的一个或多个实施例中，所述管帽包括顶壁和侧壁，所述透镜结构一体成型于所述顶壁上，所述侧壁的内表面上设置有增透光学膜。
27、在本专利技术的一个或多个实施例中，所述管帽包括顶壁和侧壁，所述透镜结构一体成型于所述顶壁上，所述侧壁与所述第一表面相接触的表面上设置有增透光学膜。
28、在本专利技术的一个或多个实施例中，所述管座的材质包括硅或陶瓷。
29、在本专利技术的一个或多个实施例中，所述管帽的材质包括硅或石英。
30、本专利技术一具体实施例还提供了上述探测器芯片的封装方法，包括：
31、提供第一晶圆，所述第一晶圆的第一表面上设置有多个探测器芯片放置区，相邻所述探测器芯片放置区之间形成切割通道；
32、提供上述的探测器芯片，将多个所述探测器芯片设置于多个所述探测器芯片放置区内；
33、提供第二晶圆，在所述第二晶圆的第一表面形成多个槽结构，相邻所述槽结构之间形成切割通道，在所述槽结构内形成透镜结构；
34、将所述第二晶圆的第一表面设置于所述第一晶圆的第一表面上以形成多个密封空腔，每个密封空腔内包含至少一个所述探测器芯片。
35、在本专利技术的一个或多个实施例中，在所述槽结构内形成透镜结构，包括：
36、在所述槽结构内形成光刻胶层；
37、对所述光刻胶层进行曝光显影处理，使所述光刻胶层形成柱状的胶柱结构；
38、加热以使所述胶柱结构热回流形成透镜面形；
39、刻蚀以将所述透镜面形转移至所述槽结构的内壁上。
40、在本专利技术的一个或多个实施例中，将多个所述探测器芯片设置于多个所述探测器芯片放置区内的步骤之前，还包括：
41、在所述第一晶圆的第一表面上形成金属层的步骤；
42、所述金属层包括不连通设置的第一金属层和第二金属层，所述第一金属层部分位于每个所述探测器芯片放置区内，所述第二金属层部分位于每个所述探测器芯片放置区内。
43、在本专利技术的一个或多个实施例中，在所述第二晶圆的第一表面形成多个槽结构的步骤之前，还包括：
44、在所述第二晶圆的第一表面形成第三金属层的步骤。
45、在本专利技术的一个或多个实施例中，所述探测器芯片的封装方法还包括：
46、沿所述切割通道进行切割以形成单个探测器芯片的封装结构。
47、与现有技术相比，本专利技术的探测器芯片具有低暗电流，高响应度，高带宽的特点。
48、本专利技术的探测器芯片的制作方法，采用平面扩散技术形成扩散层，采用低温金属欧姆接触等关键工艺，实现低暗电流，高响应度，高带宽的探测器芯片的制作。
49、本专利技术的探测器芯片及其封装结构和封装方法，将透镜本文档来自技高网...
【技术保护点】
1.一种探测器芯片，其特征在于，包括：
2.一种探测器芯片的制作方法，其特征在于，包括：
3.一种探测器芯片的封装结构，其特征在于，包括：
4.根据权利要求3所述的探测器芯片的封装结构，其特征在于，所述第一表面上设置有金属层，所述金属层包括不连通设置的第一金属层和第二金属层，所述探测器芯片设置于所述第一金属层上且电连接所述第二金属层；
5.根据权利要求4所述的探测器芯片的封装结构，其特征在于，所述管帽与所述第一表面相接触的表面上设置有第三金属层，通过对所述第三金属层与所述金属层的热压或回流焊使所述管帽密封于所述管座上。
6.根据权利要求3所述的探测器芯片的封装结构，其特征在于，所述管帽包括顶壁和侧壁，所述透镜结构一体成型于所述顶壁上，所述顶壁背离所述第一表面的一侧表面设置有增透光学膜；和/或，
7.一种如权利要求1所述的探测器芯片的封装方法，其特征在于，包括：
8.根据权利要求7所述的探测器芯片的封装方法，其特征在于，在所述槽结构内形成透镜结构，包括：
9.根据权利要求7所述的探测器芯
10.根据权利要求7所述的探测器芯片的封装方法，其特征在于，在所述第二晶圆的第一表面形成多个槽结构的步骤之前，还包括：
...【技术特征摘要】
1.一种探测器芯片，其特征在于，包括：
2.一种探测器芯片的制作方法，其特征在于，包括：
3.一种探测器芯片的封装结构，其特征在于，包括：
4.根据权利要求3所述的探测器芯片的封装结构，其特征在于，所述第一表面上设置有金属层，所述金属层包括不连通设置的第一金属层和第二金属层，所述探测器芯片设置于所述第一金属层上且电连接所述第二金属层；
5.根据权利要求4所述的探测器芯片的封装结构，其特征在于，所述管帽与所述第一表面相接触的表面上设置有第三金属层，通过对所述第三金属层与所述金属层的热压或回流焊使所述管帽密封于所述管座上。
6.根据权利要求3所述的探...
【专利技术属性】
技术研发人员：朱斌青，卢建娅，谷飞，黄寓洋，
申请(专利权)人：苏州苏纳光电有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。