基于计数器的集成电路低功耗准单跳变测试向量生成器制造技术

本实用新型专利技术涉及一种集成电路低功耗准单跳变测试向量生成器，公开了一种基于计数器的准单跳测试向量生成器。它包括被测电路（６），计数器（１）依次与触发器（５）、两输入与门（４）和寄存器（２）电连接，并且与两输入异或门（３）电连接，两输入异或门（３）与被测电路（６）电连接。本实用新型专利技术用于超大规模集成电路（ＶＬＳＩ）和系统芯片（ＳｏＣ）中的内建自测试生成器时，可以在不损失故障覆盖率的前提下，有效降低测试器件的功耗，且电路结构简单。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种准单跳变测试向量生成器，尤其涉及一种基于计数器的集成 电路低功耗内建自测试准单跳变测试向量生成器。
技术介绍
随着超大规模集成电路(VLSI)系统复杂度和工艺复杂度的提高，特别是系统芯片 (SoC)的出现，使得集成电路的测试越来越困难。尤其是测试模式下的功耗大大高于工作模 式的功耗问题，已经严重地影响到集成电路工作的可靠性和器件的成品率。因此，低功耗测 试对集成电路系统设计变得越来越重要。内建自测试作为一种有效的测试方法，在集成电路和系统芯片的测试中得到了广 泛的应用。但是内建自测试中的测试生成器产生的测试向量之间的相关性很低，导致了测 试时的高热量，使集成电路性能变坏，严重时将烧毁芯片。为了解决这一问题，特别是为了 解决超深亚微米工艺技术下和系统芯片发展带来的测试过程中功耗过大的问题，急需专利技术 一种用于超大规模集成电路和系统芯片的内建自测试中的准单跳测试向量生成器。
技术实现思路
本技术针对现有内建自测试中的测试生成器产生的测试向量之间的相关性 很低，导致测试时的高热量，使集成电路性能变坏，严重时将烧毁芯片等缺点，而提供了一 种用于超大规模集成电路和系统芯片的内建自本文档来自技高网...

【技术保护点】
基于计数器的集成电路低功耗准单跳变测试向量生成器，包括被测电路（６），其特征在于：计数器（１）依次与触发器（５）、两输入与门（４）和寄存器（２）电连接，并且与两输入异或门（３）电连接，两输入异或门（３）与被测电路（６）电连接。

【技术特征摘要】
基于计数器的集成电路低功耗准单跳变测试向量生成器，包括被测电路(6)，其特征在于计数器(1)依次与触发器(5)、两输入与门(4)和寄存器(2)电连接，并且与两输入异或门(3)电连接，两输入异或门(3)与被测电路(6)电连接。2.根据权利要求1所述的基于计数器的集成电路低功耗准单跳变测试向量生成器，其 特征在于计数器(1)为二进制加法计数器，其输出端接到异或门(3)的输入端；寄存器(2) 的输出端接到异或门(3)的另一输入端；异或门(3)的输出端接到被测(6)的输入端，作为 被测电路(6)的测试输入信号；寄...

【专利技术属性】
技术研发人员：王义，王麒，
申请(专利权)人：贵州师范大学，
类型：实用新型
国别省市：52[中国|贵州]