【技术实现步骤摘要】
本专利技术涉及集成电路技术，特别涉及一种迟延校准电路。
技术介绍
1、pwm(脉冲宽度调制)信号在电力电子和数字电源等领域应用广泛，随着高频化趋势日益显著，高频化已经成为pwm应用的热门研究方向。
2、在传统的数字pwm发生器中，利用数字电路与比较电路相结合的方式生成pwm信号。在该类pwm发生器中，以模块时钟为计数时钟，当计数器的值与设定的比较值一致时，控制pwm翻转，从而生成pwm信号。因此，pwm的占空比、周期和相位等的分辨率均是一个计数时钟周期。因此，在传统的数字pwm发生器中要实现分辨率的提高必须响应提高计数时钟的频率。在集成电路设计领域，由于制造工艺的限制，计数时钟的频率无法无限制的提高，这给pwm高分辨率的实现带来一定的难度。
3、在集成电路设计领域，为了提高pwm的分辨率，某些ip(智慧产权)公司提供了一种基于迟延链路的解决方案。该类ip模块内部集成了高分辨率周期和边沿调整算法，在pwm边沿送出的同时送出该边沿的迟延选择值。以博世的gtm(generic timer module,通用定时器模块)为例，其内部集成了将pwm分辨率提高32倍的算法，因此外部需要搭载一个迟延选择值每增加1，迟延量可增加计数时钟周期/32的迟延链路。因此提供一个具有计数时钟周期/32的迟延链路成为使用该类高分辨率pwm实现的关键性问题。
4、传统的dll(迟延锁相环)校准电路，如果需要提供计数时钟周期/32的标准迟延单元，一般通过将32个标准迟延单元进行级联，通过调节电压实现校准。这种方式仅依靠电压调
技术实现思路
1、本专利技术要解决的技术问题是提供一种迟延校准电路，可以在不同的温度和工艺环境(corner)下，对高分辨率脉冲宽度调制信号进行校准，为具有高精度算法的pwm发生器提供具有1/32计数时钟clk的迟延链路。
2、为解决上述技术问题，本专利技术提供的迟延校准电路，其包括具有高精度算法的pwm发生器、校准通道ldo、pwm高分辨率通道ldo、校准时钟迟延单元、pwm高分辨率迟延单元、校准控制单元及pwm迟延值转换单元；
3、所述具有高精度算法的pwm发生器，内部集成有高分辨率周期和边沿调整算法，用于输出脉冲宽度调制信号pwmin，并在所述脉冲宽度调制信号pwmin边沿送出的同时送出该边沿的边沿迟延选择值sel；
4、所述校准通道ldo，用于根据档位控制电压vol_trim,确定迟延选择电压vo_trim值并输出到校准时钟迟延单元；
5、所述校准时钟迟延单元，包含译码电路及n个标准迟延单元，n为32的正整数倍；
6、校准时钟迟延单元的译码电路,用于对校准控制单元发送来的迟延选择值sel_trim进行译码,输出n个迟延选择信号，每个迟延选择值sel_trim仅输出一个有效的迟延选择信号；
7、校准时钟迟延单元的n个标准迟延单元，其数据选择控制端s同n个迟延选择信号一一对应连接，其b输入端同接计数时钟clk，其第n个标准迟延单元的a输入端及b输入端短接，其第1个标准迟延单元的输出端用于输出校准时钟clk_dly到所述校准控制单元，其第i个标准迟延单元的输出端接第i-1个标准迟延单元的a输入端，i为整数，2≤i≤n，其工作电压输入端均接所述迟延选择电压vo_trim；
8、所述校准控制单元，用于输出迟延选择值sel_trim到所述译码电路,输出档位控制电压vol_trim到所述校准通道ldo，迟延选择值sel_trim为32的整数倍；
9、所述校准控制单元，改变输出的迟延选择值sel_trim及档位控制电压vol_trim过程中，如果接收到的校准时钟clk_dly同计数时钟clk的相位差3600则校准完成，并输出档位锁定电压vol_trim_lock到所述pwm高分辨率通道ldo，输出校准锁定迟延选择值sel_trim_lock到所述pwm迟延值转换单元，校准锁定迟延选择值sel_trim_lock与校准完成时的迟延选择值sel_trim相同，档位锁定电压vol_trim_lock与校准完成时的档位控制电压vol_trim相同；
10、所述pwm高分辨率通道ldo同所述校准通道ldo电路特性相同；
11、所述pwm高分辨率通道ldo，用于根据档位锁定电压vol_trim_lock,确定校准工作电压vo值并输出到pwm高分辨率迟延单元；
12、所述pwm迟延值转换单元，用于根据所述边沿迟延选择值sel及校准锁定迟延选择值sel_trim_lock确定校准精选值sel_tr并输出到所述pwm高分辨率迟延单元；校准精选值sel_tr＝边沿迟延选择值sel*(校准锁定迟延选择值sel_trim_lock/32)；
13、所述pwm高分辨率迟延单元，包含译码电路及m个标准迟延单元，m为32的正整数倍；
14、pwm高分辨率迟延单元的译码电路,用于对校准精选值sel_tr进行译码,输出m个校准选择信号，每个校准精选值sel_tr仅输出一个有效的校准选择信号；
15、pwm高分辨率迟延单元的m个标准迟延单元，其数据选择控制端s同m个校准选择信号一一对应连接，其b输入端同接所述脉冲宽度调制信号pwmin，其第m个标准迟延单元的a输入端及b输入端短接，其第1个标准迟延单元的输出端用于输出高精度pwm校准信号hrpwmout,其第j个标准迟延单元的输出端接第j-1个标准迟延单元的a输入端，j整数，为2≤j≤m,其工作电压输入端均接所述校准工作电压vo。
16、较佳的，所述迟延选择电压vo_trim值同档位控制电压vol_trim正相关。
17、较佳的，所述pwm高分辨率通道ldo及所述校准通道ldo，均能提供0.9v到1.21v的电压，支持64个调控档位，每调节一个档位电压增加5mv。
18、较佳的，所述标准迟延单元为二选1选择器。
19、较佳的，m、n均为256。
20、较佳的，迟延选择值sel_trim为8位迟延选择值sel_trim[7:0]；
21、校准时钟迟延单元的译码电路对8位迟延选择值sel_trim[7:0]进行译码，输出256个迟延选择信号；每一个8位迟延选择值sel_trim[7:0]，输出一个有效的迟延选择信号；
22、所述边沿迟延选择值sel为5位迟延选择值sel[4:0]；
23、所述校准精选值sel_tr为8位校准精选值sel_tr[7:0]。
24、较佳的，档位控制电压vol_trim为6位档位控制电压vol_tri本文档来自技高网...
【技术保护点】
1.一种迟延校准电路，其特征在于，其包括具有高精度算法的PWM发生器、校准通道LDO、PWM高分辨率通道LDO、校准时钟迟延单元、PWM高分辨率迟延单元、校准控制单元及PWM迟延值转换单元；
2.根据权利要求1所述的迟延校准电路，其特征在于，
3.根据权利要求1所述的迟延校准电路，其特征在于，
4.根据权利要求1所述的迟延校准电路，其特征在于，
5.根据权利要求1所述的迟延校准电路，其特征在于，
6.根据权利要求1所述的迟延校准电路，其特征在于，
7.根据权利要求1所述的迟延校准电路，其特征在于，
【技术特征摘要】
1.一种迟延校准电路，其特征在于，其包括具有高精度算法的pwm发生器、校准通道ldo、pwm高分辨率通道ldo、校准时钟迟延单元、pwm高分辨率迟延单元、校准控制单元及pwm迟延值转换单元；
2.根据权利要求1所述的迟延校准电路，其特征在于，
3.根据权利要求1所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。