【技术实现步骤摘要】
本专利技术涉及处理器数据存取技术，特别涉及一种实现ram跨区访问的方法。
技术介绍
1、arm架构，曾称进阶精简指令集机器(advanced risc machine)更早称作acornrisc machine，是一个32位精简指令集(risc)处理器架构，还有基于arm设计的派生产品，重要产品包括marvell的xscale架构和德州仪器的omap系列。arm家族占比所有32位嵌入式处理器的75％，成为占全世界最多数的32位架构。arm处理器广泛使用在嵌入式系统设计，低耗电节能，非常适用移动通讯领域。
2、arm cortex-m4为32位处理器,可寻址范围是2的32次,即4gb寻址范围，通过32位选址，arm cortex-m4处理器可以访问2～32byte＝4gb的存储器空间。arm cortex-m4将这4g空间从低地址到高地址依次划分为代码区(code)、片上sram区(sram)、片上外设区(peripheral)、片外ram(external ram)，其地址空间分配如图1所示：0x0000_0000-0x1fff_ffff空间为代码区(code)，访问数据使用d-bus(d总线)，0x2000_0000-0x3fff_ffff空间为片上sram区，访问数据使用s-bus(s总线)。
3、arm cortex-m4处理器的32位的寻址能力可以确保将来升级和扩展的可能架构定义存储器映射，其4gb的存储器空间被划分为多个区域，用于预定义的存储器和外设，以优化处理器设计的性能。
4、a
5、实际产品开发中，考虑到在sram(static random-access memory，静态随机存取存储器)上的高效率执行程序，会把一部分sram配置在代码区(code)，并且为了sram地址空间连续，会把配置在代码区(code)的sram地址跟0x2000_0000空间连接起来，这样在对一包括地址1fff_fffd、1fff_fffe和/或1fff_ffff的字(word)进行16bit/32bit跨区数据访问时，arm架构认为该字(word)的跨区字节(byte)地址为代码区(code)地址，始终使用d-bus访问，本该访问2000_0000～2000_0002地址变成了对0000_0000～0000_0002的访问，无法实现正确的ram跨区访问。
技术实现思路
1、本专利技术要解决的技术问题是提供一种实现ram存储器跨区访问的方法，能在arm地址空间分配下配置在代码区的ram跨区访问，实现片上sram区空间的最大化，对于片上sram区上的动态分配更加自由。
2、为解决上述技术问题，本专利技术提供的实现ram存储器跨区访问的方法，ram存储器包括代码区、片上sram区；代码区的地址为0x0000_0000～0x1fff_ffff，访问数据使用d总线；片上sram区的地址为0x2000_0000～0x3fff_ffff，访问数据使用s总线；每一字节为8位，其包括以下步骤：
3、s1.实时检测d总线数据访问动作的访问字的首字节地址及访问字大小；
4、s2.当访问字大小是16位时，进行步骤s3；
5、s3.如果访问字的首字节地址是0x1fff_ffff，则进行步骤s4；否则进行步骤s14；
6、s4.对地址是0x1fff_ffff的字节进行d总线数据访问，同时对d总线出现的地址是0x0000_0000的字节的d总线数据访问自动映射为对片上sram区的地址0x2000_0000的寄存器的s总线数据访问，对d总线出现的其他地址的字节进行d总线数据访问；然后进行步骤s15；
7、s14.对字节地址是0x0000_0000～0x1fff_fffe的字节进行d总线数据访问，然后进行步骤s15；
8、s15.该次d总线数据访问动作结束。
9、较佳的，步骤s2中，当访问字大小是32位时，进行步骤s6；
10、s6.如果访问字的首字节地址为0x1fff_fffd，则进行步骤s7；如果访问字的首字节地址为0x1fff_fffe，则进行步骤s8；如果访问字的首字节地址为0x1fff_ffff，则进行步骤s9；如果访问字的首字节地址不是0x1fff_fffd、0x1fff_fffe或0x1fff_ffff，则进行步骤s14；
11、s7.对d总线出现的地址是0x1fff_fffd、0x1fff_fffe及0x1fff_fff的字节进行d总线数据访问，对d总线出现的地址是0x0000_0000的字节的d总线数据访问自动映射为对片上sram区的地址0x2000_0000的寄存器的s总线数据访问，对d总线出现的地址是0x0000_0001～0x1fff_fffc的字节进行d总线数据访问，然后进行步骤s15；
12、s8.对d总线出现的地址是0x1fff_fffe及0x1fff_fff的字节进行d总线数据访问，对d总线出现的地址是0x0000_0000～0x0000_0001的字节的d总线数据访问自动映射为对片上sram区的地址0x2000_0000～0x2000_0001的寄存器的s总线数据访问，对d总线出现的地址是0x0000_0002～0x1fff_fffd的字节进行d总线数据访问，然后进行步骤s15；
13、s9.对d总线出现的地址是0x1fff_fff的字节进行d总线数据访问，对d总线出现的地址是0x0000_0000～0x0000_0002的字节的d总线数据访问自动映射为对片上sram区的地址0x2000_0000～0x2000_0002的寄存器的s总线数据访问，对d总线出现的地址是0x0000_0003～0x1fff_fffe的字节进行d总线数据访问，然后进行步骤s15。
14、较佳的，所述数据访问动作为读操作或写操作。
15、较佳的，所述ram存储器为arm架构处理器寻址的ram存储器。
16、较佳的，所述ram存储器为arm cortex-m4处理器寻址的ram存储器。
17、较佳的，所述ram存储器还包括片上外设区，上外设区的地址为0x4000_0000～0x5fff_ffff。
18、较佳的，所述ram存储器还包括片外ram，片外ram的地址为0x6000_0000～0x9fff_ffff。
19、较佳的，所述ram存储器还包括片外设备区，片外设备区地址为0xa000_0000～0xdfff_ffff。
20、本专利技术本文档来自技高网...
【技术保护点】
1.一种实现RAM存储器跨区访问的方法，RAM存储器包括代码区、片上SRAM区；代码区的地址为0x0000_0000～0x1FFF_FFFF，访问数据使用D总线；片上SRAM区的地址为0x2000_0000～0x3FFF_FFFF，访问数据使用S总线；每一字节为8位，其特征在于，包括以下步骤：
2.根据权利要求1所述的实现RAM存储器跨区访问的方法，其特征在于，
3.根据权利要求2所述的实现RAM存储器跨区访问的方法，其特征在于，
4.根据权利要求1所述的实现RAM存储器跨区访问的方法，其特征在于，
5.根据权利要求1所述的实现RAM存储器跨区访问的方法，其特征在于，
6.根据权利要求1所述的实现RAM存储器跨区访问的方法，其特征在于，
7.根据权利要求1所述的实现RAM存储器跨区访问的方法，其特征在于，
8.根据权利要求1所述的实现RAM存储器跨区访问的方法，其特征在于，
【技术特征摘要】
1.一种实现ram存储器跨区访问的方法，ram存储器包括代码区、片上sram区；代码区的地址为0x0000_0000～0x1fff_ffff，访问数据使用d总线；片上sram区的地址为0x2000_0000～0x3fff_ffff，访问数据使用s总线；每一字节为8位，其特征在于，包括以下步骤：
2.根据权利要求1所述的实现ram存储器跨区访问的方法，其特征在于，
3.根据权利要求2所述的实现ram存储器跨区...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。