反熔丝电路、结构、阵列、编程方法及存储器技术

本公开涉及半导体领域，特别涉及一种反熔丝电路、结构、阵列、编程方法及存储器，反熔丝电路包括：反熔丝、选择晶体管和钳位电容器，反熔丝的第一端被配置为接收编程信号；选择晶体管的栅极被配置为接收选择信号，选择晶体管的第一极被配置为接收位线电压；钳位电容器的第一端被配置为接收预设电压；反熔丝的第二端、选择晶体管的第二极和钳位电容器的第二端相互耦接；在反熔丝和选择晶体管之间加入钳位电容器，由于钳位电容器的电位钳制作用，在对反熔丝进行编程时避免了反熔丝第二端的电位的急剧上升，即维持了反熔丝两端的电压差，保证了当选择晶体管器件宽度减小时，对反熔丝的成功写入。

【技术实现步骤摘要】

本公开涉及半导体领域，特别涉及一种反熔丝电路、结构、阵列、编程方法及存储器。

技术介绍

1、反熔丝存储器(anti-fuse)可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。

2、例如，anti-fuse单元中包含反熔丝(af cell)和选择晶体管(xadd)。在进行数据写入时，对af cell的栅极施加高压(例如，约5.5～6v)，在对应的位线(bl)端置0v，并开启xadd，以使得af cell的薄栅氧化物在高压下被击穿而电阻显著下降，达到写入的目的。

3、为了降低芯片尺寸，需要缩小anti-fuse阵列的面积，因此xadd的器件宽度需要降低。然而，当xadd的器件宽度很小时，xadd器件的沟道电阻增大。在数据写入时，通过afcell的漏电流增加，当xadd的器件宽度很小时，xadd器件的分压开始变大，使得af cell两端的电压差变小，削弱了用于击穿af cell氧化物的能量，导致af cell难以被写入。<本文档来自技高网...

【技术保护点】

1.一种反熔丝电路，其特征在于，包括：

2.根据权利要求1所述的反熔丝电路，其特征在于，所述钳位电容器包括：MOS晶体管，其中，所述MOS晶体管的第一极与所述反熔丝的第二端耦接，所述MOS晶体管的第二极与所述选择晶体管的第二极耦接，所述MOS晶体管的栅极作为所述钳位电容器的第一端，所述MOS晶体管的沟道区作为所述钳位电容器的第二端，所述MOS晶体管在所述预设电压的控制下处于导通状态。

3.根据权利要求2所述的反熔丝电路，其特征在于，所述MOS晶体管包括耗尽型MOS晶体管。

4.根据权利要求3所述的反熔丝电路，其特征在于，所述预设电压为零电压。

<...

【技术特征摘要】

1.一种反熔丝电路，其特征在于，包括：

2.根据权利要求1所述的反熔丝电路，其特征在于，所述钳位电容器包括：mos晶体管，其中，所述mos晶体管的第一极与所述反熔丝的第二端耦接，所述mos晶体管的第二极与所述选择晶体管的第二极耦接，所述mos晶体管的栅极作为所述钳位电容器的第一端，所述mos晶体管的沟道区作为所述钳位电容器的第二端，所述mos晶体管在所述预设电压的控制下处于导通状态。

3.根据权利要求2所述的反熔丝电路，其特征在于，所述mos晶体管包括耗尽型mos晶体管。

4.根据权利要求3所述的反熔丝电路，其特征在于，所述预设电压为零电压。

5.根据权利要求2～4任一项所述的反熔丝电路，其特征在于，所述mos晶体管包括单栅极晶体管或双栅极晶体管。

6.一种反熔丝结构，其特征在于，包括：有源区和设置在所述有源区上的反熔丝单元，所述反熔丝单元包括钳位电容器以及分别位于所述钳位电容器相对两侧的反熔丝和选择晶体管；

7.根据权利要求6所述的反熔丝结构，其特征在于，所述第一掺杂区、所述初始沟道区和所述第二掺杂区形成为一个一体化的掺杂区。

8.根据权利要求6所述的反熔丝结构，其特征在于，所述第一介质层中掺杂有极性离子。

9.根据权利要求6～8任一项所述的反熔丝结构，其特征在于，所述初始沟道区包括间隔设置的第一初始子沟道区和第二初始子沟道区，所述第一栅极包括位于所述第一初始子沟区上的第一子栅极和位于所述第二初始子沟区上的第二子栅极，所述第一子栅极和所述第二子栅极相互耦接；所述有源区还包括位于所述第一初始子沟道区和所述第二初始子沟道区之间的第四掺杂区。

10.根据权利要求6～8任一项所述的反熔丝结构，其特征在于，所述反熔丝结构包括对称设置在所述有源区上...

【专利技术属性】
技术研发人员：侯闯明，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：