【技术实现步骤摘要】
本专利技术涉及芯片封装，具体地说是供一种多芯片堆叠封装结构及其封装方法。
技术介绍
1、封装堆叠技术在系统级封装中应用的非常普遍，通过芯片堆叠可以有效缩小封装体积。目前，如图1至图2所示，封装堆叠的主要形式一般的有悬垂型堆叠结构和金字塔型堆叠结构。前者会由于芯片层数的增多，悬空（overhang）面积增大，裂片风险高；也是因为overhang限制，尺寸相差大的芯片无法堆叠在一起，堆叠层数也受到限制。而金字塔型结构需要逐层递减一定的面积，防止压到下层芯片打线位置，对于芯片尺寸和位置有一定的要求。
技术实现思路
1、本专利技术为克服现有技术的不足，提供一种多芯片堆叠封装结构及其封装方法。
2、为实现上述目的，设计一种多芯片堆叠封装结构，包括第一重新布线层，其特征在于：所述的第一重新布线层上表面通过第一锡球连接第一功能芯片，第一功能芯片外侧设有第一塑封层，第一塑封层内设有垂直的第一导电结构，第一塑封层上方设有芯片堆叠结构，所述的芯片堆叠结构包括若干垂直堆叠的第二功能芯片、第三锡球、第三导电结构，每个第二功能芯片内设有孔，孔内设有填充第三导电结构，第三导电结构上、下两端均连接第三锡球，相邻第二功能芯片之间通过第三锡球电连接。
3、所述的芯片堆叠结构下表面的第三锡球与第一导电结构电连接。
4、所述的芯片堆叠结构外侧设有第二塑封层。
5、所述的第二塑封层上方设有第二重新布线层，位于第一塑封层、第二塑封层内设有第二深孔，第二深孔内填充第二导电结构，
6、所述的芯片堆叠结构上表面的第三锡球与第二重新布线层电连接。
7、所述的第二重新布线层上表面设有一个或多个第三功能芯片，第三功能芯片外侧设有第三塑封层。
8、所述的第一重新布线层下表面连接第二锡球。
9、一种多芯片堆叠封装方法，包括如下步骤：
10、s1，制备多个第二功能芯片；
11、s2，提供一个载体，并在载体上形成一个分离层；
12、s3，在分离层表面形成第一重新布线层；
13、s4，倒装第一功能芯片；
14、s5，在第一功能芯片外侧进行塑封，形成第一塑封层；
15、s6，在第一塑封层内钻第一深孔，并在第一深孔内形成第一导电结构；
16、s7，在第一塑封层表面垂直堆叠若干第二功能芯片，相邻第二功能芯片之间通过第三锡球电连接，形成芯片堆叠结构，芯片堆叠结构下表面的锡球与第一导电结构电连接；
17、s8，在芯片堆叠结构外侧进行塑封，形成第二塑封层，并对第二塑封层打磨或抛光，露出芯片堆叠结构上表面的锡球；
18、s9，在第一塑封层、第二塑封层内钻第二深孔，第二深孔孔底落在第一重新布线层上，并在第二深孔内形成第二导电结构；
19、s10，在第二塑封层及芯片堆叠结构锡球表面形成第二重新布线层，第二重新布线层内的金属层与芯片堆叠结构的锡球、第二导电结构电连接；
20、s11，在第二重新布线层表面安装若干第三功能芯片；
21、s12，在第三功能芯片外侧进行塑封；
22、s13，去除载体及分离层；
23、s14，在第一重新布线层下表面安装第三锡球。
24、所述的步骤s1的具体方法如下：
25、s1-1，对每颗第二功能芯片进行钻孔，并在孔内沉积金属，形成第三导电结构；
26、s1-2，通过植球工艺在孔的两端形成微小的第三锡球。
27、所述的步骤s1的具体方法还包括步骤s1-3，在每颗第二功能芯片硅层处的第三锡球表面涂覆光敏性膜，光敏性膜层包裹住第三锡球，使第三锡球凸出位置形成平整的平面层，倒装上片后通过曝光、显影工艺露出第三锡球，以连接相邻的第二功能芯片。
28、本专利技术同现有技术相比，具有以下有益效果：
29、1.在横向上无需缩小芯片面积来防止上层芯片遮挡下层芯片的键合点，在纵向上无需添加介质层来抬高上层芯片，也无需悬垂堆叠，提高了封装密度。
30、2.可实现不同尺寸芯片在同一封装体内堆叠集成，通过深孔导电结构实现多个布线层之间的互联，进而提高了封装的集成度。
31、3.多芯片堆叠垂直放置，降低了芯片由于悬空、承重过大而可能产生的裂片风险 。
32、4.通过多个塑封体将多个封装单元塑封起到了二次保护的作用，提高了产品可靠性。
33、5.相较于普通tsv堆叠后打通芯片，本专利技术将多个钻孔植球处理后的芯片进行堆叠，更节省时间简化上片步骤，同时不易损伤芯片。
本文档来自技高网...【技术保护点】
1.一种多芯片堆叠封装结构，包括第一重新布线层，其特征在于：所述的第一重新布线层（6）上表面通过第一锡球连接第一功能芯片（7），第一功能芯片（7）外侧设有第一塑封层（8-1），第一塑封层（8-1）内设有垂直的第一导电结构（10-1），第一塑封层（8-1）上方设有芯片堆叠结构（11），所述的芯片堆叠结构（11）包括若干垂直堆叠的第二功能芯片（111）、第三锡球（1103）、第三导电结构（1104），每个第二功能芯片（111）内设有孔，孔内设有填充第三导电结构（1104），第三导电结构（1104）上、下两端均连接第三锡球（1103），相邻第二功能芯片（111）之间通过第三锡球（1103）电连接。
2.根据权利要求1所述的一种多芯片堆叠封装结构，其特征在于：所述的芯片堆叠结构（11）下表面的第三锡球（1103）与第一导电结构（10-1）电连接。
3.根据权利要求1所述的一种多芯片堆叠封装结构，其特征在于：所述的芯片堆叠结构（11）外侧设有第二塑封层（8-2）。
4.根据权利要求3所述的一种多芯片堆叠封装结构，其特征在于：所述的第二塑封层（8-2）上方
5.根据权利要求4所述的一种多芯片堆叠封装结构，其特征在于：所述的芯片堆叠结构（11）上表面的第三锡球（1103）与第二重新布线层（12）电连接。
6.根据权利要求4所述的一种多芯片堆叠封装结构，其特征在于：所述的第二重新布线层（12）上表面设有一个或多个第三功能芯片（13），第三功能芯片（13）外侧设有第三塑封层（8-3）。
7.根据权利要求1所述的一种多芯片堆叠封装结构，其特征在于：所述的第一重新布线层（6）下表面连接第二锡球（14）。
8.一种多芯片堆叠封装方法，其特征在于：包括如下步骤：
9.根据权利要求8所述的一种多芯片堆叠封装方法，其特征在于：所述的步骤S1的具体方法如下：
10.根据权利要求8所述的一种多芯片堆叠封装方法，其特征在于：所述的步骤S1的具体方法还包括步骤S1-3，在每颗第二功能芯片硅层（1102）处的第三锡球（1103）表面涂覆光敏性膜层（1105），光敏性膜层（1105）包裹住第三锡球（1103），使第三锡球（1103）凸出位置形成平整的平面层，倒装上片后通过曝光、显影工艺露出第三锡球（1103），以连接相邻的第二功能芯片（111）。
...【技术特征摘要】
1.一种多芯片堆叠封装结构，包括第一重新布线层，其特征在于：所述的第一重新布线层（6）上表面通过第一锡球连接第一功能芯片（7），第一功能芯片（7）外侧设有第一塑封层（8-1），第一塑封层（8-1）内设有垂直的第一导电结构（10-1），第一塑封层（8-1）上方设有芯片堆叠结构（11），所述的芯片堆叠结构（11）包括若干垂直堆叠的第二功能芯片（111）、第三锡球（1103）、第三导电结构（1104），每个第二功能芯片（111）内设有孔，孔内设有填充第三导电结构（1104），第三导电结构（1104）上、下两端均连接第三锡球（1103），相邻第二功能芯片（111）之间通过第三锡球（1103）电连接。
2.根据权利要求1所述的一种多芯片堆叠封装结构，其特征在于：所述的芯片堆叠结构（11）下表面的第三锡球（1103）与第一导电结构（10-1）电连接。
3.根据权利要求1所述的一种多芯片堆叠封装结构，其特征在于：所述的芯片堆叠结构（11）外侧设有第二塑封层（8-2）。
4.根据权利要求3所述的一种多芯片堆叠封装结构，其特征在于：所述的第二塑封层（8-2）上方设有第二重新布线层（12），位于第一塑封层（8-1）、第二塑封层（8-2）内设有第二深孔（9-2），第二深孔（9-2）内填充第二导电结构（10-2），第...
【专利技术属性】
技术研发人员：王雪婷，邵滋人，
申请(专利权)人：宏茂微电子上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。