一种基于ＰＣＩ局部总线开发的状态机制造技术

本实用新型专利技术提供一种基于ＰＣＩ局部总线开发的状态机，包含：一个延时单元，其包括数据输入端、数据输出端、置位端和时钟端；选择单元，其具有第一选择端、第二选择端，控制端和输出端；所述延时单元数据输入端连接选择单元输出端，数据输出端连接第一非门输入端，置位端连接第二非门输出端，所述第二非门输入端连接系统复位信号；所述选择单元第一选择端连接第三非门输出端，所述第三非门输入端连接传输结束信号第二选择端连接传输开始信号，控制端连接所述延时单元的数据输出端。本实用新型专利技术在硬件上采用一个延时单元和少数门电路实现ＰＣＩ局部总线状态机，节省了大量的硬件资源，具有更高的可靠性和更快的运行速度。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术关于PCI局部总线，主要是关于一种基于PCI局部总线开发的状态机。
技术介绍
为了下文叙述的方便，本申请先对下面的名词给出定义。单次传输一种时序形式，每次只传输一个数据。如图1所示PCI局部总线在给 出有效的传输开始信号ADS(低电平有效)的下一个时钟周期给出有效的传输结束信号 BLAST (低电平有效)。当BLAST为低电平时地址总线LA给出地址信号ADDR、数据总线LAD 给出有效数据DATA。要求后续逻辑完成对数据的传输操作。猝发传输一种时序形式，每次传输多个数据。如图2所示PCI局部总线在给出 有效的传输开始信号ADS(低电平有效)后的多个时钟周期内地址总线LA给出地址信号 ADDR、ADDR+4、ADDR+8. · ·、数据总线LAD给出有效数据D0、D1、D2. · ·，当BLAST为有效(低 电平有效)时地址总线LA给出最后一个地址信号ADDR+28、数据总线LAD给出最后一个有 效数据D7。要求后续逻辑完成对数据的传输操作。参阅图3，目前基于PCI总线的开发主要通过以下方式完成PCI总线通过PCI桥接逻辑转化为PCI局部总线，然后通过PCI局部总线接口逻辑 本文档来自技高网...

【技术保护点】
一种基于ＰＣＩ局部总线开发的状态机，其特征在于，所述状态机包含：一个延时单元，所述延时单元包括数据输入端、数据输出端、置位端和时钟端；选择单元，所述选择单元具有第一选择端、第二选择端，控制端和输出端；所述延时单元数据输入端连接所述选择单元输出端，所述延时单元数据输出端连接第一非门输入端，所述延时单元置位端连接第二非门输出端，所述第二非门输入端连接系统复位信号，所述延时单元时钟端连接时钟信号；所述选择单元第一选择端连接第三非门输出端，所述第三非门输入端连接传输结束信号；所述选择单元第二选择端连接传输开始信号；所述选择单元控制端连接所述延时单元的数据输出端。

【技术特征摘要】
一种基于PCI局部总线开发的状态机，其特征在于，所述状态机包含一个延时单元，所述延时单元包括数据输入端、数据输出端、置位端和时钟端；选择单元，所述选择单元具有第一选择端、第二选择端，控制端和输出端；所述延时单元数据输入端连接所述选择单元输出端，所述延时单元数据输出端连接第一非门输入端，所述延时单元置位端连接第二非门输出端，所述第二非门输入端连接系统复位信号，所述延时单元时钟...

【专利技术属性】
技术研发人员：尚鑫，江隆业，
申请(专利权)人：上海研祥智能科技有限公司，
类型：实用新型
国别省市：31[中国|上海]