【技术实现步骤摘要】
本专利技术属于嵌入式多接口测试领域，更具体地，涉及一种一对多测试设备。
技术介绍
1、针对一对多测试设备，常用的架构是采用多块cpci总线计算机主板对通信和io控制等功能板卡进行调度控制，各计算机板卡之间通过以太网进行通信，这种方案的缺点是系统庞大、集成度不高、可扩展性不强，每次测试要求稍有调整，就需对功能板重新研制，研制精度及成本均无法满足技术发展需求；而且这种架构可靠性不高，售后维护较为频繁，造成沉重负担；随着社会对测试失效的迫切需求，如何能够简单、可靠及低成本的实现一对多测试设备是一项巨大的挑战。
技术实现思路
1、针对现有技术的缺陷，本专利技术的目的在于提供了一种一对多测试设备，旨在解决现有一对多测试设备，常用的架构是采用多块cpci总线计算机主板对通信和io控制等功能板卡进行调度控制，导致系统庞大，集成度不高，可扩展性不强的问题。
2、为实现上述目的，本专利技术提供了一种一对多测试设备，通过交换架构，实现一对多测控板的并行测试控制，包括：电源板、若干测控板、网络交换板和槽位识别电路；
3、所述电源板用于为测控板和网络交换板提供二次直流供电；所述网络交换板用于测控板之间以及测控板与其他测试设备之间的网络交换；
4、若干测控板用于实现并行测试所需的io量控制、ad通路采集和各种通讯通路，各测控板之间通过以太网接口通信；各所述测控板对应连接一个槽位识别电路，每个槽位识别电路中通过电阻上下拉设置给出唯一识别标识；槽位识别电路设置测试设备扩展辨识
5、进一步优选地，测控板采用串行pcie总线；通过测试设备内部测控板卡槽位识别标识，控制多块测控板卡并行测试，从而完成对测试设备的同时测试。
6、进一步优选地，槽位识别电路设置了1位测试设备扩展辨识位和4位测试设备内部测控板卡槽位识别位；每个槽位识别电路中包含五个电阻；第五电阻上施加低电位0代表第一测试设备，第五电阻上施加高电位1代表第二测试设备；第四电阻上施加低电位0，第三电阻上施加高电位1，第二电阻上施加高电位1，且第一电阻上施加高电位1，则代表第一测控板；第四电阻上施加高电位1，第三电阻上施加低电位0，第二电阻上施加高电位1，且第一电阻上施加低电位0，则代表第二测控板；第四电阻上施加高电位1，第三电阻上施加高电位1，第二电阻上施加高电位1，且第一电阻上施加低电位0，则代表第三测控板；第四电阻上施加高电位1，第三电阻上施加高电位1，第二电阻上施加低电位0，且第一电阻上施加高电位1，则代表第四测控板；第四电阻上施加高电位1，第三电阻上施加高电位1，第二电阻上施加低电位0，且第一电阻上施加低电位0，则代表第五测控板；第四电阻上施加高电位1，第三电阻上施加低电位0，第二电阻上施加高电位1，且第一电阻上施加高电位1，则代表第六测控板。
7、进一步优选地，所述测控板包括处理系统和可编程逻辑器；
8、通过处理系统端扩展包括至少以下一种：ddr、flash、千兆以太网、rs232串口、can总线、异步rs422串口、离散量输入采集、离散量输出控制或模拟量采集的电路；
9、可编程逻辑器用于实现处理器系统扩展的部分外设接口ip核，所述ip核支持包括至少以下一种：pcie、srio、emif或axi的总线扩展。
10、进一步优选地，电源板用于为测控板和网络交换板提供5v和12v的二次直流供电。
11、总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，具有以下有益效果：
12、本专利技术提供了一种一对多测试设备，测试设备包括：电源板、若干测控板、网络交换板和槽位识别电路；其中，电源板用于整机内部给测控板和网络交换板等各板卡的二次直流供电，输出5v和12v供电；若干测控板用于实现并行测试所需的io量控制、ad通路采集和各种通讯通路，各测控板之间通过以太网接口通信；各所述测控板对应连接一个槽位识别电路，每个槽位识别电路中通过电阻上下拉设置给出唯一识别标识；槽位识别电路设置了1位整机扩展辨识位和4位整机内部板卡槽位识别位；网络交换板用于测控板之间以及测控板与其他测试设备之间的网络交换。从中可以看出，通过在测控板上设置识别标识进行板卡槽位识别，由多块测试板卡同时工作从而完成对测试设备的同时测试，大大提高了测试的效率。
13、本专利技术通过交换架构取代原来的总线架构，测控板采用串行pcie总线取代传统并行pci总线，不仅减少了信号完整性问题，更是提高了硬件可靠性；通过槽位识别电路，可以根据实际需求进行槽位扩展和整机扩展，相应地设置槽位识别电路中的电阻数量，对测控板和测试设备进行标识，相比于现有的多块cpci总线计算机主板对通信和io控制等功能板卡进行调度控制，大大增加了测试设备的扩展性。
本文档来自技高网...【技术保护点】
1.一种一对多测试设备，其特征在于，通过交换架构，实现一对多测控板的并行测试控制，包括电源板、若干测控板、网络交换板和槽位识别电路；
2.根据权利要求1所述的一对多测试设备，其特征在于，测控板采用串行PCIe总线；通过测试设备内部测控板卡槽位识别标识，控制多块测控板卡并行测试，从而完成对测试设备的同时测试。
3.根据权利要求2所述的一对多测试设备，其特征在于，槽位识别电路设置了1位测试设备扩展辨识位和4位测试设备内部测控板卡槽位识别位；每个槽位识别电路中包含五个电阻；第五电阻上施加低电位0代表第一测试设备，第五电阻上施加高电位1代表第二测试设备；第四电阻上施加低电位0，第三电阻上施加高电位1，第二电阻上施加高电位1，且第一电阻上施加高电位1，则代表第一测控板；第四电阻上施加高电位1，第三电阻上施加低电位0，第二电阻上施加高电位1，且第一电阻上施加低电位0，则代表第二测控板；第四电阻上施加高电位1，第三电阻上施加高电位1，第二电阻上施加高电位1，且第一电阻上施加低电位0，则代表第三测控板；第四电阻上施加高电位1，第三电阻上施加高电位1，第二电阻上施加低电位0
4.根据权利要求1至3任一所述的一对多测试设备，其特征在于，所述测控板包括处理系统和可编程逻辑器；
5.根据权利要求1所述的一对多测试设备，其特征在于，所述电源板用于为测控板和网络交换板提供5V和12V的二次直流供电。
...【技术特征摘要】
1.一种一对多测试设备，其特征在于，通过交换架构，实现一对多测控板的并行测试控制，包括电源板、若干测控板、网络交换板和槽位识别电路；
2.根据权利要求1所述的一对多测试设备，其特征在于，测控板采用串行pcie总线；通过测试设备内部测控板卡槽位识别标识，控制多块测控板卡并行测试，从而完成对测试设备的同时测试。
3.根据权利要求2所述的一对多测试设备，其特征在于，槽位识别电路设置了1位测试设备扩展辨识位和4位测试设备内部测控板卡槽位识别位；每个槽位识别电路中包含五个电阻；第五电阻上施加低电位0代表第一测试设备，第五电阻上施加高电位1代表第二测试设备；第四电阻上施加低电位0，第三电阻上施加高电位1，第二电阻上施加高电位1，且第一电阻上施加高电位1，则代表第一测控板；第四电阻上施加高电位1，第三电阻上施加低电位0，第二电阻上施加高电...
【专利技术属性】
技术研发人员：张锐，王林，张书文，郑广春，徐钊，查坤，仁钦，
申请(专利权)人：湖北三江航天万峰科技发展有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。