System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开的实施例涉及三维(3d)存储装置及其制造方法。
技术介绍
1、通过改进工艺技术、电路设计、编程算法和制造工艺而将平面存储单元缩放至更小的尺寸。然而,随着存储单元的特征尺寸接近下限,平面工艺和制造技术变得具有挑战性并且成本高昂。由此,平面存储单元的存储密度接近上限。随着3d存储层的数量持续增加,对沟道轮廓的控制变得越来越困难。
技术实现思路
1、本文公开了3d存储装置及其形成方法的实施例。
2、一方面,公开了一种半导体装置。该半导体装置包括多个存储块和延伸以分隔两个相邻的存储块的分隔结构。每个存储块包括存储层叠,该存储层叠包括交错的第一导体层和第一电介质层。每个分隔结构包括电介质堆叠体,该电介质堆叠体包括交错的第三电介质层和第四电介质层。第三电介质层与第一电介质层接触,并且第四电介质层与第一导体层接触。
3、在一些实施方式中,存储层叠包括第一存储层叠和第二存储层叠,该第一存储层叠包括交错的第一导体层和第一电介质层,该第二存储层叠包括在第一存储层叠上方的交错的第二导体层和第二电介质层。
4、在一些实施方式中,半导体装置还包括:延伸穿过第一存储层叠的第一沟道结构,该第一沟道结构包括第一存储膜和第一半导体沟道;以及延伸穿过第二存储层叠的第二沟道结构,该第二沟道结构包括第二存储膜和第二半导体沟道。第二半导体沟道与第一半导体沟道接触。
5、在一些实施方式中,第一存储膜包括位于第一半导体沟道之上的隧穿层、位于隧穿层之上的存储层和位于存储层之上
6、在一些实施方式中,第二存储膜包括位于第二半导体沟道之上的隧穿层、位于隧穿层之上的存储层和位于存储层之上的阻挡层。存储层被第二电介质层分成多个部分。
7、在一些实施方式中,半导体装置还包括设置在多个存储块上方或下方的外围电路。
8、在一些实施方式中,第一导体层包括靠近分隔结构的第一部分和远离分隔结构的第二部分,并且第一部分和第二部分具有相同的厚度。
9、在一些实施方式中,第一电介质层包括靠近分隔结构的第一部分和远离分隔结构的第二部分,并且第一部分和第二部分之间的厚度差小于1纳米。
10、另一方面,公开了一种系统。该系统包括被配置为存储数据的半导体装置,以及耦合到半导体装置并且被配置为控制半导体装置的操作的存储器控制器。该半导体装置包括多个存储块和延伸以分隔两个相邻的存储块的分隔结构。每个存储块包括存储层叠,该存储层叠包括交错的第一导体层和第一电介质层。每个分隔结构包括电介质堆叠体,该电介质堆叠体包括交错的第三电介质层和第四电介质层。第三电介质层与第一电介质层接触,并且第四电介质层与第一导体层接触。
11、又一方面,公开了一种用于形成半导体装置的方法。形成包括交错的第一电介质层和第二电介质层的电介质堆叠体。形成在电介质堆叠体中延伸的第一开口。通过第一开口用多条字线替换第一电介质层。在第一开口中形成多个沟道结构。
12、在一些实施方式中,形成包括交错的第一电介质层和第二电介质层的第一电介质堆叠体。形成在第一电介质堆叠体中延伸的第一牺牲结构和第二牺牲结构。在第一电介质堆叠体之上形成包括交错的第一电介质层和第二电介质层的第二电介质堆叠体。
13、在一些实施方式中,电介质堆叠体包括第一电介质堆叠体和第二电介质堆叠体。
14、在一些实施方式中,去除第一牺牲结构和第一牺牲结构上方的第二电介质堆叠体的部分以形成第二开口。在第一电介质堆叠体和第二电介质堆叠体中延伸的第一开口中形成第三牺牲结构。去除第二牺牲结构和第二牺牲结构上方的第二电介质堆叠体的部分以形成第一开口。
15、在一些实施方式中,去除第三牺牲结构以形成多个第三开口。在多个第三开口中形成多个沟道结构。
16、在一些实施方式中,形成在第一电介质堆叠体中延伸的第四开口和第五开口。在第四开口和第五开口中形成第三电介质层、第一半导体层和第四电介质层以形成第一牺牲结构和第二牺牲结构。
17、在一些实施方式中,第三电介质层包括氧化硅层,第一半导体层包括多晶硅层,并且第四电介质层包括氧化硅层。
18、在一些实施方式中,在第二电介质堆叠体上形成对准第一牺牲结构的图案化的掩模。去除第一牺牲结构上方的第二电介质堆叠体的部分。去除第一牺牲结构。
19、在一些实施方式中,去除由第二开口暴露的第一电介质层的部分。
20、在一些实施方式中,在第二开口中形成第五电介质层、第二半导体层和第六电介质层。
21、在一些实施方式中,第五电介质层包括氧化硅层,第二半导体层包括多晶硅层,并且第六电介质层包括氧化硅层。
22、在一些实施方式中,去除对准第二牺牲结构的第二电介质堆叠体的部分。去除第二牺牲结构。
23、在一些实施方式中,通过第一开口去除第一电介质层的部分以在第一电介质堆叠体和第二电介质堆叠体中形成空腔。在空腔中形成第七电介质层、阻隔层和导体层。
24、在一些实施方式中,去除第一开口的侧壁上的第七电介质层、阻隔层和导体层。
25、在一些实施方式中,去除导体层的部分以在第二电介质层之间形成凹陷结构。在导体层之上形成阻隔层。去除第七电介质层的部分。导体层由阻隔层围绕。
26、在一些实施方式中,在第一电介质堆叠体和第二电介质堆叠体中延伸的第一开口中形成第四牺牲结构。去除第三牺牲结构和第四牺牲结构以形成多个第三开口。
27、再一方面,公开了一种用于形成半导体装置的方法。形成包括交错的第一电介质层和第二电介质层的第一电介质堆叠体。在第一电介质堆叠体之上形成包括交错的第一电介质层和第二电介质层的第二电介质堆叠体。形成在第一电介质堆叠体和第二电介质堆叠体中延伸的多个第一开口。在多个第一开口中形成多个第一牺牲结构。形成在第一电介质堆叠体和第二电介质堆叠体中延伸的多个第二开口,每个第二开口设置在两个第一牺牲结构之间。通过多个第二开口用多条字线替换第一电介质层。在第一电介质堆叠体和第二电介质堆叠体中延伸的第二开口中形成多个第二牺牲结构。去除多个第一牺牲结构和多个第二牺牲结构以形成多个第三开口。在多个第三开口中形成多个沟道结构。
28、在一些实施方式中,形成在第一电介质堆叠体中延伸的第四开口和第五开口。在第四开口和第五开口中形成第一半导体层和第三电介质层以形成在第一电介质堆叠体中延伸的第三牺牲结构和第四牺牲结构。
29、在一些实施方式中,第一半导体层包括多晶硅层,并且第三电介质层包括氧化硅层。
30、在一些实施方式中,去除第三牺牲结构和第三牺牲结构上方的第二电介质堆叠体的部分以形成多个第一开口。
31、在一些实施方式中,在第二电介质堆叠体上形成对准第三牺牲结构的图案化的掩模。去除第三牺牲结构上方的第二电介质堆叠体的部分。去除第三牺牲结构。
32、在一些实施方式中,在多个第一开口中形本文档来自技高网...
【技术保护点】
1.一种半导体装置,包括:
2.根据权利要求1所述的半导体装置,其中,所述存储层叠包括:
3.根据权利要求2所述的半导体装置,还包括:
4.根据权利要求3所述的半导体装置,其中,所述第一存储膜包括位于所述第一半导体沟道之上的隧穿层、位于所述隧穿层之上的存储层以及位于所述存储层之上的阻挡层,
5.根据权利要求3所述的半导体装置,其中,所述第二存储膜包括位于所述第二半导体沟道之上的隧穿层、位于所述隧穿层之上的存储层以及位于所述存储层之上的阻挡层,
6.根据权利要求1-5中任一项所述的半导体装置,还包括:
7.根据权利要求1所述的半导体装置,其中,所述第一导体层包括靠近所述分隔结构的第一部分和远离所述分隔结构的第二部分,并且所述第一部分和所述第二部分具有相同的厚度。
8.根据权利要求1所述的半导体装置,其中,所述第一电介质层包括靠近所述分隔结构的第一部分和远离所述分隔结构的第二部分,并且所述第一部分和所述第二部分之间的厚度差小于1纳米。
9.一种系统,包括:
10.一种用于形成半
11.根据权利要求10所述的方法,其中,形成包括交错的第一电介质层和第二电介质层的所述电介质堆叠体包括:
12.根据权利要求10所述的方法,其中,所述电介质堆叠体包括所述第一电介质堆叠体和所述第二电介质堆叠体。
13.根据权利要求10所述的方法,其中,形成在所述电介质堆叠体中延伸的所述第一开口包括:
14.根据权利要求13所述的方法,还包括:
15.根据权利要求10所述的方法,其中,形成在所述第一电介质堆叠体中延伸的所述第一牺牲结构和所述第二牺牲结构包括:
16.根据权利要求15所述的方法,其中,所述第三电介质层包括氧化硅层,所述第一半导体层包括多晶硅层,并且所述第四电介质层包括氧化硅层。
17.根据权利要求13所述的方法,其中,去除所述第一牺牲结构和所述第一牺牲结构上方的所述第二电介质堆叠体的所述部分以形成所述第一开口包括:
18.根据权利要求17所述的方法,还包括:
19.根据权利要求13所述的方法,其中,在所述第一电介质堆叠体和所述第二电介质堆叠体中垂直延伸的所述第一开口中形成所述第三牺牲结构还包括:
20.根据权利要求19所述的方法,其中,所述第五电介质层包括氧化硅层,所述第二半导体层包括多晶硅层,并且所述第六电介质层包括氧化硅层。
21.根据权利要求20所述的方法,其中,去除所述第二牺牲结构和所述第二牺牲结构上方的所述第二电介质堆叠体的所述部分以形成所述第二开口包括:
22.根据权利要求21所述的方法,其中,通过所述第一开口用所述多条字线替换所述第一电介质层包括:
23.根据权利要求22所述的方法,还包括:
24.根据权利要求23所述的方法,还包括:
25.根据权利要求24所述的方法,其中,去除所述第三牺牲结构以形成所述多个第三开口还包括:
26.一种用于形成半导体装置的方法,包括:
27.根据权利要求26所述的方法,其中,形成包括交错的第一电介质层和第二电介质层的所述第一电介质堆叠体包括:
28.根据权利要求27所述的方法,其中,所述第一半导体层包括多晶硅层,并且所述第三电介质层包括氧化硅层。
29.根据权利要求27或28所述的方法,其中,形成在所述第一电介质堆叠体和所述第二电介质堆叠体中延伸的所述多个第一开口包括:
30.根据权利要求29所述的方法,其中,去除所述第三牺牲结构和所述第三牺牲结构上方的所述第二电介质堆叠体的所述部分以形成所述多个第一开口包括:
31.根据权利要求26-30中任一项所述的方法,其中,在所述多个第一开口中形成所述多个第一牺牲结构包括:
32.根据权利要求31所述的方法,其中,所述第四电介质层包括氧化硅层,所述第二半导体层包括多晶硅层,并且所述第五电介质层包括氧化硅层。
33.根据权利要求27-30中任一项所述的方法,其中,形成在所述第一电介质堆叠体和所述第二电介质堆叠体中延伸的所述多个第二开口包括:
34.根据权利要求26-33中任一项所述的方法,其中,通过所述多个第二开口用所述多条字线替换所述第一电介质层还包括:
35.根据权利要求34所述的方法,其中,所述第六电介质层包括高介电常数(高k)电介质层,所述阻隔层包括氮化钛层,并且所述导体层包括钨层。
36.根据权利要求34所述...
【技术特征摘要】
1.一种半导体装置,包括:
2.根据权利要求1所述的半导体装置,其中,所述存储层叠包括:
3.根据权利要求2所述的半导体装置,还包括:
4.根据权利要求3所述的半导体装置,其中,所述第一存储膜包括位于所述第一半导体沟道之上的隧穿层、位于所述隧穿层之上的存储层以及位于所述存储层之上的阻挡层,
5.根据权利要求3所述的半导体装置,其中,所述第二存储膜包括位于所述第二半导体沟道之上的隧穿层、位于所述隧穿层之上的存储层以及位于所述存储层之上的阻挡层,
6.根据权利要求1-5中任一项所述的半导体装置,还包括:
7.根据权利要求1所述的半导体装置,其中,所述第一导体层包括靠近所述分隔结构的第一部分和远离所述分隔结构的第二部分,并且所述第一部分和所述第二部分具有相同的厚度。
8.根据权利要求1所述的半导体装置,其中,所述第一电介质层包括靠近所述分隔结构的第一部分和远离所述分隔结构的第二部分,并且所述第一部分和所述第二部分之间的厚度差小于1纳米。
9.一种系统,包括:
10.一种用于形成半导体装置的方法,包括:
11.根据权利要求10所述的方法,其中,形成包括交错的第一电介质层和第二电介质层的所述电介质堆叠体包括:
12.根据权利要求10所述的方法,其中,所述电介质堆叠体包括所述第一电介质堆叠体和所述第二电介质堆叠体。
13.根据权利要求10所述的方法,其中,形成在所述电介质堆叠体中延伸的所述第一开口包括:
14.根据权利要求13所述的方法,还包括:
15.根据权利要求10所述的方法,其中,形成在所述第一电介质堆叠体中延伸的所述第一牺牲结构和所述第二牺牲结构包括:
16.根据权利要求15所述的方法,其中,所述第三电介质层包括氧化硅层,所述第一半导体层包括多晶硅层,并且所述第四电介质层包括氧化硅层。
17.根据权利要求13所述的方法,其中,去除所述第一牺牲结构和所述第一牺牲结构上方的所述第二电介质堆叠体的所述部分以形成所述第一开口包括:
18.根据权利要求17所述的方法,还包括:
19.根据权利要求13所述的方法,其中,在所述第一电介质堆叠体和所述第二电介质堆叠体中垂直延伸的所述第一开口中形成所述第三牺牲...
【专利技术属性】
技术研发人员:夏正亮,周文斌,霍宗亮,汤召辉,
申请(专利权)人:长江存储科技有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。