【技术实现步骤摘要】
本专利技术属于半导体，尤其涉及一种用于芯片封装的制作方法及芯片。
技术介绍
1、垂直通孔(tsv)技术是一种关键的半导体制造技术，用于在芯片与芯片之间或晶圆与晶圆之间建立垂直的电气连接。tsv技术通过在硅片中形成垂直通孔，并使用导电材料如铜、钨或多晶硅填充这些通孔，实现了硅通孔的垂直电气互联。这一技术是3d先进封装的关键，它允许更高集成度的芯片和更快的数据传输速度。
2、在tsv制备过程中，其中一个关键步骤是粘结tsv硅通孔技术。然而，在这个步骤中，硅通孔的填铜以及研磨是一个常用的工艺步骤，用于将铜填充材料平整，以确保tsv通孔内部的导电层不会过度凸起。现有技术的铜研磨/抛光过程中会出现研磨不均匀，导致铜残留或铜过研磨的蝶形缺陷dishing的问题，影响表面的平整度以及连接性能，影响产品质量。
技术实现思路
1、针对相关技术中存在的不足之处，本专利技术提供了一种用于芯片封装的制作方法及芯片封装，解决铜残留和铜过研磨的技术问题。
2、根据本申请的第一方面，提供了一种用于芯片封装的制作方法，在一种可能的实施方式中，包括以下步骤：s10，在粘结并减薄完成的晶圆上，沉积阻挡层，阻挡层为sin、sic和ndc材料中的一种或多种；s20，在阻挡层上沉积氧化层；s30，通过刻蚀工艺形成硅通孔，硅通孔的深度为小于或等于100um；s40，在硅通孔内及晶圆正面进行电化学填铜；s50，使用化学机械研磨工艺，研磨表面的铜层和氧化层，研磨深度为到达阻挡层；s60,对阻挡层上的残余铜
3、在一种可能的实施方式中，阻挡层的厚度范围为500a至2000a。
4、在一种可能的实施方式中，其中阻挡层的材质为sin、sic、ndc等与氧化层相比研磨速率较低的材料。
5、在一种可能的实施方式中，沉积阻挡层包括：s11，在底部晶圆上使用化学气相沉积法沉积一层氮化硅前驱材料；s12，对氮化硅前驱材料进行热处理，以形成阻挡层。
6、在一种可能的实施方式中，晶圆的材料可以为硅或其他半导体材料。
7、在一种可能的实施方式中，步骤s30中，刻蚀硅通孔采用光刻法。
8、在一种可能的实施方式中，通过精研磨和抛光工艺控制残余铜的残余量。
9、在一种可能的实施方式中，步骤s10中，制作阻挡层适用于所有使用tsv工艺的封装技术，包括3d封装工艺。
10、本申请另一方法，提供了一种芯片，采用上述任一种实施方式的芯片封装的制作方法制得。
11、基于上述技术方案，本专利技术实施方式的用于芯片封装的制作方法及芯片，通过设置阻挡层，防止硅通孔中的铜连接出现过研磨和晶圆表面出现铜残余，有效保护晶圆在后续加工过程中不受到损坏，保护芯片的物理结构和电气性能，提高产品质量。
本文档来自技高网...【技术保护点】
1.一种用于芯片封装的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1的制作方法，其特征在于，阻挡层的厚度范围为500A至2000A。
3.根据权利要求2的制作方法，其特征在于，其中阻挡层的材质为SIN、SIC、NDC等与氧化层相比研磨速率低的材料。
4.根据权利要求3的制作方法，其特征在于，沉积阻挡层包括：
5.根据权利要求4的制作方法，其特征在于，晶圆的材料可以为硅或其他半导体材料。
6.根据权利要求5的制作方法，其特征在于，在步骤S30中，刻蚀硅通孔为采用光刻法。
7.根据权利要求1的制作方法，其特征在于，在步骤S10中，制作阻挡层适用于所有使用TSV工艺的封装技术，包括3D封装工艺。
8.一种芯片，其特征在于，使用权利要求1-7任一项的芯片封装的制作方法。
【技术特征摘要】
1.一种用于芯片封装的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1的制作方法，其特征在于，阻挡层的厚度范围为500a至2000a。
3.根据权利要求2的制作方法，其特征在于，其中阻挡层的材质为sin、sic、ndc等与氧化层相比研磨速率低的材料。
4.根据权利要求3的制作方法，其特征在于，沉积阻挡层包括：
5.根据权利要...
【专利技术属性】
技术研发人员：高露，林本付，郭顺化，包凡良，张玉瑞，杨光，路国才，
申请(专利权)人：物元半导体技术青岛有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。