【技术实现步骤摘要】
本申请属于功率器件，尤其涉及一种异质结碳化硅mosfet及其制备方法、芯片。
技术介绍
1、碳化硅（sic）作为第三代半导体材料的典型代表，也是目前晶体生产技术和器件制造水平最成熟，应用最广泛的宽禁带半导体材料之一。sic金氧半场效晶管（metal-oxide- semiconductorfield-effecttransistor，mosfet）属于新型的功率半导体器件，由于碳化硅材料具有较高的击穿电场，较高的饱和漂移速度，因此，碳化硅mosfet具有高击穿电压和高频特性，已经广泛应用于电子设备中。
2、然而，普通的碳化硅mos在高电压和高电流的瞬态下工作时，由冲击电离产生的空穴电流可能会导致寄生npn导通，与电路中的其他寄生参数和动态元件相互作用后可能会导致闩锁效应。
技术实现思路
1、为了解决上述技术问题，本申请实施例提供了一种异质结碳化硅mosfet及其制备方法、芯片，可以在解决普通的碳化硅mos在高电压和高电流的瞬态下工作时可能产生闩锁效应的问题。
2、本申请实施例第一方面提供了一种异质结碳化硅mosfet，所述异质结碳化硅mosfet包括：
3、碳化硅衬底和漏极层，所述漏极层形成于所述碳化硅衬底的背面；
4、n型漂移区，形成于所述碳化硅衬底的正面；
5、第一p型屏蔽区和第二p型屏蔽区，分别形成于所述n型漂移区的正面的两侧；
6、第一p型多晶硅掺杂层和第二p型多晶硅掺杂层，分别形成于所述第一p型屏蔽区
7、第一绝缘介质层、第二绝缘介质层和第三绝缘介质层；
8、第一p型多晶硅层、第二p型多晶硅层、第三p型多晶硅层；其中，所述第一p型多晶硅层形成于所述第一p型多晶硅掺杂层上，且由所述第一绝缘介质层包裹；所述第二p型多晶硅层位于所述第一绝缘介质层和所述第三绝缘介质层之间，且由所述第二绝缘介质层包裹；所述第三p型多晶硅层形成于所述第二p型多晶硅掺杂层上，且由所述第三绝缘介质层包裹；
9、第一n型源极区、第二n型源区，形成于所述n型漂移区的凸起部，且所述第一n型源极区、所述第二n型源区分别位于所述第二绝缘介质层的两侧；
10、源极层，形成于所述第一n型源极区、所述第二n型源区上，且与所述第一p型多晶硅掺杂层和所述第二p型多晶硅掺杂层连接。
11、在一些实施例中，所述第一p型多晶硅层和所述第三p型多晶硅层以所述第二p型多晶硅层所在的中轴线呈对称设置。
12、在一些实施例中，所述第一n型源极区和所述第二n型源区的掺杂浓度大于所述n型漂移区的掺杂浓度。
13、在一些实施例中，所述第一p型屏蔽区和所述第二p型屏蔽区以所述第二p型多晶硅层所在的中轴线呈对称设置。
14、在一些实施例中，所述第一p型屏蔽区的宽度大于或者等于所述第一p型多晶硅掺杂层的宽度；和/或，所述第二p型屏蔽区的宽度大于或者等于所述第二p型多晶硅掺杂层的宽度。
15、在一些实施例中，所述第二绝缘介质层的底部高于所述第一p型多晶硅掺杂层和所述第二p型多晶硅掺杂层的上表面。
16、在一些实施例中，所述第一n型源极区和所述第二n型源区的厚度小于所述第二p型多晶硅层的厚度。
17、在一些实施例中，所述第一p型屏蔽区和所述第二p型屏蔽区内p型掺杂离子的掺杂浓度大于所述n型漂移区内n型掺杂离子的掺杂浓度。
18、本申请实施例第二方面还提供了一种异质结碳化硅mosfet的制备方法，所述异质结碳化硅mosfet的制备方法包括：
19、在碳化硅衬底的正面生长n型漂移区，并在所述n型漂移区上注入n型掺杂离子形成n型源层；
20、对所述n型源层和所述n型漂移区进行刻蚀形成深入至所述n型漂移区的第一深槽、第二深槽以及第三深槽；其中，所述n型源层被划分为第一n型源极区和第二n型源极区，且所述第二深槽位于所述第一n型源极区和所述第二n型源极区之间；
21、在所述第一深槽和所述第三深槽的底部注入p型掺杂离子，以在所述第一深槽的底部形成第一p型屏蔽区，在所述第三深槽的底部形成第二p型屏蔽区；
22、在所述第一深槽和所述第三深槽的底部沉积p型多晶硅材料，以在所述第一p型屏蔽区上形成第一p型多晶硅掺杂层，在所述第二p型屏蔽区上形成第二p型多晶硅掺杂层；其中，所述第一p型多晶硅掺杂层和所述第二p型多晶硅掺杂层与所述n型漂移区之间形成异质结；
23、在所述第一深槽内形成第一p型多晶硅层和第一绝缘介质层，在所述第二深槽内形成第二p型多晶硅层和第二绝缘介质层，在所述第三深槽内形成第三p型多晶硅层和第三绝缘介质层；其中，所述第一p型多晶硅层形成于所述第一p型多晶硅掺杂层上，且由所述第一绝缘介质层包裹；所述第二p型多晶硅层形成于所述n型漂移区的凸起部，且由所述第二绝缘介质层包裹；所述第三p型多晶硅层形成于所述第二p型多晶硅掺杂层上，且由所述第三绝缘介质层包裹；
24、在所述第一n型源极区和所述第二n型源极区上形成源极层，在所述碳化硅衬底的背面形成漏极层。
25、本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的异质结碳化硅mosfet；或者包括上述实施例所述的制备方法制备的异质结碳化硅mosfet。
26、本申请实施例的有益效果：在碳化硅衬底的正面形成n型漂移区，n型漂移区上形成有第一p型屏蔽区和第二p型屏蔽区，第一p型多晶硅掺杂层和第二p型多晶硅掺杂层分别形成于第一p型屏蔽区和第二p型屏蔽区上，且第一p型多晶硅掺杂层和第二p型多晶硅掺杂层与n型漂移区之间形成异质结，第一p型多晶硅层形成于第一p型多晶硅掺杂层上，第三p型多晶硅层形成于第二p型多晶硅掺杂层上，且p型多晶硅层均有绝缘介质层包裹，从而消除了器件内的npn寄生三极管，杜绝了闩锁效应的发生，并通过在第一p型多晶硅层和第三p型多晶硅层的下方形成异质结二极管，为器件提供单极性反向续流通道，提升了器件的反向恢复能力。
本文档来自技高网...【技术保护点】
1.一种异质结碳化硅MOSFET，其特征在于，所述异质结碳化硅MOSFET包括：
2.如权利要求1所述的异质结碳化硅MOSFET，其特征在于，所述第一P型多晶硅层和所述第三P型多晶硅层以所述第二P型多晶硅层所在的中轴线呈对称设置。
3.如权利要求2所述的异质结碳化硅MOSFET，其特征在于，所述第一N型源极区和所述第二N型源区的掺杂浓度大于所述N型漂移区的掺杂浓度。
4.如权利要求1所述的异质结碳化硅MOSFET，其特征在于，所述第一P型屏蔽区和所述第二P型屏蔽区以所述第二P型多晶硅层所在的中轴线呈对称设置。
5.如权利要求1所述的异质结碳化硅MOSFET，其特征在于，所述第一P型屏蔽区的宽度大于或者等于所述第一P型多晶硅掺杂层的宽度；和/或，所述第二P型屏蔽区的宽度大于或者等于所述第二P型多晶硅掺杂层的宽度。
6.如权利要求1所述的异质结碳化硅MOSFET，其特征在于，所述第二绝缘介质层的底部高于所述第一P型多晶硅掺杂层和所述第二P型多晶硅掺杂层的上表面。
7.如权利要求1-6任一项所述的异质结碳化硅MOS
8.如权利要求1-6任一项所述的异质结碳化硅MOSFET，其特征在于，所述第一P型屏蔽区和所述第二P型屏蔽区内P型掺杂离子的掺杂浓度大于所述N型漂移区内N型掺杂离子的掺杂浓度。
9.一种异质结碳化硅MOSFET的制备方法，其特征在于，所述异质结碳化硅MOSFET的制备方法包括：
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的异质结碳化硅MOSFET；或者包括如权利要求9所述的制备方法制备的异质结碳化硅MOSFET。
...【技术特征摘要】
1.一种异质结碳化硅mosfet，其特征在于，所述异质结碳化硅mosfet包括：
2.如权利要求1所述的异质结碳化硅mosfet，其特征在于，所述第一p型多晶硅层和所述第三p型多晶硅层以所述第二p型多晶硅层所在的中轴线呈对称设置。
3.如权利要求2所述的异质结碳化硅mosfet，其特征在于，所述第一n型源极区和所述第二n型源区的掺杂浓度大于所述n型漂移区的掺杂浓度。
4.如权利要求1所述的异质结碳化硅mosfet，其特征在于，所述第一p型屏蔽区和所述第二p型屏蔽区以所述第二p型多晶硅层所在的中轴线呈对称设置。
5.如权利要求1所述的异质结碳化硅mosfet，其特征在于，所述第一p型屏蔽区的宽度大于或者等于所述第一p型多晶硅掺杂层的宽度；和/或，所述第二p型屏蔽区的宽度大于或者等于所述第二p型多晶硅掺杂层的宽度。
【专利技术属性】
技术研发人员：张婷，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。