本发明专利技术涉及芯片封装技术领域，具体涉及一种FPGA三维芯粒封装结构。本发明专利技术提供一种FPGA三维芯粒封装结构，包括：若干堆叠设置的FPGA封装模块，FPGA封装模块设置有FPGA芯片和用于互联的微凸块结构；各FPGA封装模块中的元件和微凸块结构的拓扑布局相同；相邻层的FPGA封装模块中，至少部分的微凸块结构布局重叠，相邻的FPGA封装模块中的FPGA芯片，通过重叠位置的微凸块结构实现互联；连接基板，用于设置堆叠的FPGA封装模块，并实现各FPGA封装模块对外的信号传输。本发明专利技术提供一种FPGA三维芯粒封装结构，可增大单位面积的FPGA芯粒的容量，提升FPGA芯粒的性能。
【技术实现步骤摘要】
本专利技术涉及芯片封装，具体涉及一种fpga三维芯粒封装结构。
技术介绍
1、fpga芯粒的容量受限于clb(configure logic block，可配置逻辑块)的数量，而相同面积的fpga芯粒中clb的数量又受到功耗/面积/管脚/封装工艺的限制。未来高性能应用要求fpga具有高容量来实现更多的数据处理。而现有的fpga封装结构，单位面积受限于clb的数量限制，容量无法实现突破，进而性能无法实现提高。
2、因此需要一种方案，能够使单位面积的fpga芯粒容纳更多数量的clb，从而实现容量的突破，性能的提高。
技术实现思路
1、为了解决上述问题，本专利技术提供一种fpga三维芯粒封装结构，以解决fpga芯粒容量受限于clb数量限制，容量难以突破，性能难以提高的问题。
2、本专利技术提供一种fpga三维芯粒封装结构，包括：若干堆叠设置的fpga封装模块，所述fpga封装模块设置有fpga芯片和用于互联的微凸块结构；各所述fpga封装模块中的元件和微凸块结构的拓扑布局相同；相邻层的所述fpga封装模块中，至少部分的微凸块结构布局重叠，相邻的所述fpga封装模块中的fpga芯片，通过重叠位置的微凸块结构实现互联；连接基板，用于设置堆叠的所述fpga封装模块，并实现各所述fpga封装模块对外的信号传输。
3、可选的，所述fpga封装模块的堆叠方式为：所述fpga封装模块完全重叠，不同层的所述fpga封装模块在所述连接基板的投影图形完全重合。
>4、可选的，所述fpga封装模块的堆叠方式为：相邻层的所述fpga封装模块为水平旋转180°后部分错位，部分重叠；相邻层的所述fpga封装模块通过重叠位置的微凸块结构实现互联。5、可选的，所述连接基板包括主基板和增高基板；所述增高基板叠设于所述主基板的部分位置；未直接连接所述主基板的fpga封装模块具有非重叠区；所述增高基板与未直接连接所述主基板的fpga封装模块中的非重叠区至少部分的对应，在对应位置处与该fpga封装模块电连接。
6、可选的，所述主基板与直接连接的所述fpga封装模块之间的距离为第一距离；所述增高基板与未直接连接的所述fpga封装模块之间的距离为第二距离；所述第一距离和所述第二距离相同。
7、可选的，所述增高基板设置有i/o接口，所述i/o接口与所述非重叠区电连接。
8、可选的，所述fpga封装模块包括封装基板，所述封装基板具有重叠区，用于设置重叠互联的所述微凸块结构；位于重叠区的所述微凸块结构下方的封装基板正对位置处具有朝向所述微凸块结构的正面连接开口和在背向所述微凸块结构一侧表面的背面连接开口；所述正面连接开口和对应的所述背面连接开口电连接；所述正面连接开口连接所述微凸块结构，所述背面连接开口适于与下方的fpga封装模块中对应位置的微凸块结构连接。
9、可选的，所述连接基板设置有连接线路和对接接口，所述对接接口用于与堆叠的所述fpga封装模块连接，以通过所述连接线路实现各所述fpga封装模块对外的信号传输；所述fpga封装模块包括第一fpga封装模块和第二fpga封装模块；所述第二fpga封装模块堆叠设置于所述第一fpga封装模块上方，所述第一fpga封装模块中，位于所述重叠区的背面连接开口与所述连接基板上对应位置的对接接口电连接。
10、可选的，所述连接基板设置有基板微凸块结构，所述基板微凸块结构对应所述对接接口设置，与所述对接接口一一对应连接，适于与上方的所述fpga封装模块中的背面连接开口电连接。
11、可选的，所述fpga封装模块包括xbar互联开关，相邻层的所述fpga封装模块中的xbar互联开关通过重叠区的所述微凸块结构互联连接。
12、本专利技术提供的fpga三维芯粒封装结构，包括若干堆叠设置的fpga封装模块，相邻层的所述fpga封装模块中的fpga芯片，通过重叠位置的微凸块结构实现互联。从而实现了堆叠的fpga芯片之间的互联，可以实现fpga芯片的三维堆叠封装，使得单位面积的fpga芯粒中clb数量增多，增大单位面积的fpga芯粒的容量，提高fpga芯粒的性能。与先封装后堆叠，且不同fpga芯片通过打线和tsv通孔实现堆叠封装的方式相比，工艺流程步骤较少，并且打线的方式容易出现断线或偏焊等问题导致良率偏低；微凸块结构更为稳固，良率更高。相比打线的方式并且在传输出现问题时，打线-tsv的工艺产品绕线多，测试困难，而微凸点阵列连接的方式可以更方便的判断出具体哪一层的芯片出现问题。
本文档来自技高网...
【技术保护点】
1.一种FPGA三维芯粒封装结构，其特征在于，包括：
2.根据权利要求1所述的FPGA三维芯粒封装结构，其特征在于，
3.根据权利要求1所述的FPGA三维芯粒封装结构，其特征在于，
4.根据权利要求3所述的FPGA三维芯粒封装结构，其特征在于，
5.根据权利要求4所述的FPGA三维芯粒封装结构，其特征在于，
6.根据权利要求4所述的FPGA三维芯粒封装结构，其特征在于，
7.根据权利要求1-6中任一项所述的FPGA三维芯粒封装结构，其特征在于，
8.根据权利要求7所述的FPGA三维芯粒封装结构，其特征在于，
9.根据权利要求8所述的FPGA三维芯粒封装结构，其特征在于，
10.根据权利要求1-9中任一项所述的FPGA三维芯粒封装结构，其特征在于，
【技术特征摘要】
1.一种fpga三维芯粒封装结构，其特征在于，包括：
2.根据权利要求1所述的fpga三维芯粒封装结构，其特征在于，
3.根据权利要求1所述的fpga三维芯粒封装结构，其特征在于，
4.根据权利要求3所述的fpga三维芯粒封装结构，其特征在于，
5.根据权利要求4所述的fpga三维芯粒封装结构，其特征在于，
6.根据权利...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：苏州异格技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。