【技术实现步骤摘要】
本专利技术涉及fpga延时优化，具体涉及fpga延时优化方法、装置、计算机设备及存储介质。
技术介绍
1、时序重整（retiming）是一种常见的现场可编程门阵列(field-programmablegate array，fpga)延时优化方法，其通过调整寄存器的位置实现关键路径上延时的优化。其中，关键路径可简单理解为延时最长的路径。
2、现有的时序重整方法往往存在以下问题：
3、1、时间复杂度过高。理论上已经被证明，如果只考虑数据端口、输出端口以及时钟端口的寄存器，且时钟端口时钟信号相同的话，retiming问题存在最优解。但是如果使用相关方法，时间复杂度往往会达到o(n2log(n)) ，从而造成运行时长过长，无法处理较大网表（可简单理解为一种电路的表达方式）的情况。
4、2、作用在综合环节之后。从用户设计到fpga芯片的使能往往需要经过综合，布局，布线，生成比特流几个流程。其中，将时序重整作用在综合环节之后，综合环节之后准确的时序信息极难获得，因此基于此时的时序信息进行的优化很多是无用的行为，另...
【技术保护点】
1.一种FPGA延时优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求1所述的方法，其特征在于，所述基于所述目标网表中所述节点之间的连接关系和各节点在FPGA芯片上的位置，对所述电路中的寄存器进行移动操作，更新所述目标网表和所述各节点在FPGA芯片上的位置，包括：
4.根据权利要求3所述的方法，其特征在于，通过以下步骤确定所述寄存器的输出引脚为关键引脚：
5.根据权利要求3所述的方法，其特征在于，所述基于所述目标网表中所述节点之间的连接关系和各节点在FPGA...
【技术特征摘要】
1.一种fpga延时优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
3.根据权利要求1所述的方法，其特征在于，所述基于所述目标网表中所述节点之间的连接关系和各节点在fpga芯片上的位置，对所述电路中的寄存器进行移动操作，更新所述目标网表和所述各节点在fpga芯片上的位置，包括：
4.根据权利要求3所述的方法，其特征在于，通过以下步骤确定所述寄存器的输出引脚为关键引脚：
5.根据权利要求3所述的方法，其特征在于，所述基于所述目标网表中所述节点之间的连接关系和各节点在fpga芯片上的位置，对所述电路中的寄存器进行后移操作，更新所述目标网表和所述各节点在fpga芯片上的位置，包括：
6.根据权利要求3所述的方法，其特征在于，在所述对所述寄存器进行前移操作之前，所述方法还包括：
7.根据权利要求5所述的方法，其特征在于，在所述对所述寄存器进行后移操作之前，所述方法还包括：
...【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：苏州异格技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。