【技术实现步骤摘要】
本专利技术涉及芯片设计，具体涉及顶层网表文件的生成方法、装置、计算机设备及存储介质。
技术介绍
1、芯片顶层网表的生成及验证是现场可编程门阵列(field programmable gatearray，fpga)芯片硬件设计中不可缺少的一部分，芯片的顶层网表的复杂度随芯片中模块数量的增加而增加。若以人工的方式编写最终可达数百万行的顶层网表文件，所需的工作量较大，出错率较高，无法保证芯片顶层设计的快速迭代。
2、目前，顶层网表文件的生成方法为，使用高级语言对芯片的顶层进行建模，以较高层次的逻辑抽象出模块间的连接关系，通常根据模块类型进行划分，并逐一指定模块引脚的连接关系，通过定义的连接关系以一定的逻辑生成顶层网表。
3、这种方法能够较为方便的描述连接模式一致的多组模块间的关系，但描述特殊的连接关系需要使用大量的文本，抑或是对顶层网表进行一些人工的修改，定义的连接关系文本量大且无法重复使用，因此，这种方法步骤繁杂，对文本的存储占用大量的存储空间。
技术实现思路
1、有鉴于此，本专利技术提供了一种顶层网表文件的生成方法、装置、计算机设备及存储介质，以解决步骤繁杂，对文本的存储占用大量的存储空间的问题。
2、第一方面，本专利技术提供了一种顶层网表文件的生成方法，包括：获取目标芯片的寄存器传输级文件和芯片版图文件；其中，寄存器传输级文件表示用于存储寄存器之间的逻辑功能电路的文件，芯片版图文件为存储目标芯片的电路版图的文件；根据寄存器传输级文件和芯片版图文件
3、本专利技术根据目标芯片的寄存器传输级文件和芯片版图文件，构建未进行连接的第一芯片顶层模型，根据第一芯片顶层模型的实例名称列表和端口信息，将获取到的顶层连接关系表中的目标表达式展开为多种连接关系，一个目标表达式可展开为多种连接关系，有助于缩减目标表达式的数据量，降低出错频率，本专利技术利用目标表达式的形式对顶层的连接关系进行描述，有助于定义连接关系一致的整行、整列或特定范围的模块，避免重复定义目标表达式的形式使得连接关系的定义更加灵活。本专利技术根据多种连接关系，对第一芯片顶层模型中的目标对象进行连接，得到第二芯片顶层模型；将第二芯片顶层模型输出为顶层网表文件，本专利技术与相关技术中的逐一指定模块引脚的连接关系相比，描述顶层关系消耗的人力更低，信息的密度更高，能够满足对目标芯片的顶层设计快速迭代的需求。
4、在一种可选的实施方式中，顶层网表文件的生成方法还包括实例名称列表和端口信息的获取过程，获取实例名称列表和端口信息的过程包括：根据第一芯片顶层模型中的多个实例名称形成实例名称列表；根据第一芯片顶层模型中的多个端口数据形成端口信息；导出实例名称列表和端口信息。
5、在一种可选的实施方式中，多个实例名称的格式为预设格式，预设格式包括模块名称、版图坐标以及属性坐标，其中，版图坐标为模块名称对应的坐标，属性坐标表示根据目标芯片中的区块进行划分而定义的坐标。
6、本专利技术的预设格式包括模块名称、版图坐标以及属性坐标，本专利技术根据预设格式的实例名称，体现出各个实例对应的位置信息，在目标表达式中提供更多的位置信息，防止出现连接关系因位置信息错误而出错的情况。
7、在一种可选的实施方式中，根据在第一芯片顶层模型中获取的实例名称列表和端口信息，将获取到的顶层连接关系表中的目标表达式展开为多种连接关系，包括：基于实例名称列表和端口信息，根据预设规则对顶层连接关系表进行解析，得到目标表达式对应的多种连接关系，其中，预设规则包括对顶层连接关系表的解析逻辑。
8、本专利技术根据预设规则对顶层连接关系表进行解析，预设规则为预先设置完成的对顶层连接关系表的解析逻辑，得到的目标表达式对应的多种连接关系更加准确，后续的根据多种连接关系对目标对象进行连接的过程也更加清晰准确。
9、在一种可选的实施方式中，多种连接关系包括引脚与引脚之间的第一连接关系、引脚与端口之间的第二连接关系、引脚与目标模块之间的第三连接关系、引脚与目标模块之间的替换连接关系、引脚与目标名称之间的连线连接关系以及无需连接的第四连接关系。
10、本专利技术定义了多种连接关系的连接类型，将特殊的连接关系进行总结和定义，使得多种连接关系更加准确，对连接关系的描述也更加准确简洁，与相关技术相比，减少了重复定义的次数，降低连接关系的文本量，节约存储空间，根据简洁的连接关系对目标对象进行连接，使得连接过程更加清晰简洁，也更加准确。
11、在一种可选的实施方式中，根据多种连接关系，对第一芯片顶层模型中的目标对象进行连接，包括：在多种连接关系中，选择与目标对象对应的目标连接关系；按照目标连接关系对目标对象进行连接；其中，第一芯片顶层模型中包括多个目标对象。
12、本专利技术中依次对目标对象根据目标连接关系进行连接，降低连接过程的出错率，提高连接过程的准确率。
13、在一种可选的实施方式中，顶层网表文件包括注释信息和错误提示信息；其中，注释信息表示对连线异常信息进行注释的信息，错误提示信息表示对出现的异常进行提示的信息。
14、本专利技术的顶层网表文件包括注释信息和错误提示信息，当出现错误时，使得技术人员快速定位错误位置以及确定出错原因，以快速完善连接关系。
15、第二方面，本专利技术提供了一种顶层网表文件的生成装置，包括：文件获取模块，用于获取目标芯片的寄存器传输级文件和芯片版图文件；其中，寄存器传输级文件表示用于存储寄存器之间的逻辑功能电路的文件，芯片版图文件为存储目标芯片的电路版图的文件；第一芯片顶层模型构建模块，用于根据寄存器传输级文件和芯片版图文件，构建第一芯片顶层模型；其中，第一芯片顶层模型表示将寄存器传输级文件和芯片版图文件中的模块和引脚实例化的模型；芯片顶层模型确定模块，用于根据在第一芯片顶层模型中获取的实例名称列表和端口信息，将获取到的顶层连接关系表中的目标表达式展开为多种连接关系；顶层连接关系表为目标芯片在设计时确定的顶层连接关系列表；顶层连接关系表包括多条目标表达式；顶层网表文件生成模块，用于根据多种连接关系，对第一芯片顶层模型中的目标对象进行连接，得到第二芯片顶层模型；将第二芯片顶层模型输出为顶层网表文件，其中，目标对象为第一芯片顶层模型待连接的对象。
16、第三方面，本专利技术提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从本文档来自技高网...
【技术保护点】
1.一种顶层网表文件的生成方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括实例名称列表和端口信息的获取过程，获取实例名称列表和端口信息的过程包括：
3.根据权利要求2所述的方法，其特征在于，
4.根据权利要求1至3中任一项所述的方法，其特征在于，根据在所述第一芯片顶层模型中获取的实例名称列表和端口信息，将获取到的顶层连接关系表中的目标表达式展开为多种连接关系，包括：
5.根据权利要求1至3中任一项所述的方法，其特征在于，
6.根据权利要求1至3中任一项所述的方法，其特征在于，根所述据所述多种连接关系，对所述第一芯片顶层模型中的目标对象进行连接，包括：
7.根据权利要求1至3中任一项所述的方法，其特征在于，
8.一种顶层网表文件的生成装置，其特征在于，所述装置包括：
9.一种计算机设备，其特征在于，包括：
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求1至7中
...【技术特征摘要】
1.一种顶层网表文件的生成方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法还包括实例名称列表和端口信息的获取过程，获取实例名称列表和端口信息的过程包括：
3.根据权利要求2所述的方法，其特征在于，
4.根据权利要求1至3中任一项所述的方法，其特征在于，根据在所述第一芯片顶层模型中获取的实例名称列表和端口信息，将获取到的顶层连接关系表中的目标表达式展开为多种连接关系，包括：
5.根据权利要求1至3中任一项所述的方法，其特征在于，<...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：苏州异格技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。