【技术实现步骤摘要】
本申请涉及fpga布局，具体涉及一种fpga时钟区域合法化的布局方法及装置。
技术介绍
1、随着信息技术的快速发展，现代可编程门阵列(field-programmable gatearrays，以下简称fpga)作为一种硬件可编程的逻辑芯片，得到了广泛的应用。fpga具有可重新编程配置的硬件结构，使得它能够适应各种不同的应用场景，从而成为了许多领域的首选方案，如通信、图像处理、工业控制等。
2、而在fpga的设计中，布局布线一直是影响fpga使用率和性能的一个关键步骤，其中布局对性能的影响十分重要。而布局时钟信号带来的约束，即每个时钟区域支持的时钟域数量是有限的，使时钟区域的合法化也成为了这个领域的一个关键问题。目前，传统的时钟区域合法化的做法是在布局开始时对整个网表根据时钟域做划分，对应硬件上的时钟区域资源，在后续的布局算法中一直遵守这个划分结果，即类似于给每个网表元素添加一个物理约束。
3、但在上述方案中，其缩小了解空间的范围，提前给所有网表元素一个强力约束可能使布局结果无法找到一个较优解。
【技术保护点】
1.一种FPGA时钟区域合法化的布局方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述根据时钟区域的相对位置关系，对目标芯片进行时钟区域建模，以生成时钟区域关系图，包括：
3.根据权利要求1所述的方法，其特征在于，所述收集用户设计的网表信息，并根据所述网表信息获取所述时钟区域关系图中的时钟溢出点，包括：
4.根据权利要求1所述的方法，其特征在于，所述对所述时钟溢出点进行多次迭代合法化处理，以获取每个时钟溢出点对应的最优合法路径，并根据所述最优合法路径对所述时钟溢出点进行相应移动，包括：
5....
【技术特征摘要】
1.一种fpga时钟区域合法化的布局方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述根据时钟区域的相对位置关系，对目标芯片进行时钟区域建模，以生成时钟区域关系图，包括：
3.根据权利要求1所述的方法，其特征在于，所述收集用户设计的网表信息，并根据所述网表信息获取所述时钟区域关系图中的时钟溢出点，包括：
4.根据权利要求1所述的方法，其特征在于，所述对所述时钟溢出点进行多次迭代合法化处理，以获取每个时钟溢出点对应的最优合法路径，并根据所述最优合法路径对所述时钟溢出点进行相应移动，包括：
5.根据权利要求4所述的方法，其特征在于，所述对所述时钟溢出点进行多次迭代合法化处理，以获取每个时钟溢出点分别对应的合法路径序列，包括：
6.根据...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，
申请(专利权)人：苏州异格技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。