System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开涉及集成电路(ic)制造,更具体地涉及使用两个氧化物层来提高接合强度的诸如芯片到晶片或者晶片到晶片的接合结构的结构和方法。
技术介绍
1、芯片到晶片和晶片到晶片接合具有改善各种硅技术的性能的潜力。实现与低应力和高密度薄膜的具有足够接合强度的接合是一项挑战。一种方法在低沉积温度下形成厚氧化物(例如,1000-15000纳米),以与另一晶片接合。低沉积温度防止了对衬底上器件的损伤,但以不足的接合强度提供低密度和低应力层。当厚层变得更致密时,晶片接合强度增加,但应力高得令人无法接受。其他方法用氨处理晶片的表面,以提高接合强度。另外的方法尝试在升高的温度下进行接合并施加压力或在表面上进行水等离子体处理。这些方法无法提供足够的接合强度,并且/或者会损伤先前存在的器件。
技术实现思路
1、下面提到的所有方面、示例和特征可以以任何技术上可能的方式进行组合。
2、本文公开的一方面提供一种用于半导体衬底的接合结构,所述接合结构包括:在所述半导体衬底上的第一氧化物层;以及在所述第一氧化物层上的第二氧化物层,所述第二氧化物层用于接合到另一结构,其中,所述第二氧化物层具有比所述第一氧化物层高的应力水平,并且所述第二氧化物层比所述第一氧化物层薄。
3、本公开的另一方面包括任一前述方面,并且所述第二氧化物层具有比所述第一氧化物层高的密度。
4、一方面包括一种半导体器件,包括:半导体衬底;以及在所述半导体衬底与第一结构之间的第一接合结构,所述第一接合结构包括:在所述半导
5、本公开的另一方面包括任一前述方面,并且所述第二氧化物层具有比所述第一氧化物层高的密度。
6、本公开的另一方面包括任一前述方面,并且所述第一氧化物层具有在2.31-2.37克每立方厘米(g/cm3)范围内的密度,并且所述第二氧化物层具有在2.43-2.52g/cm3范围内的密度。
7、本公开的另一方面包括任一前述方面,并且还包括用于将第二结构接合到所述第一结构的第二接合结构,其中,所述第二接合结构包括:在所述第一结构上的第三氧化物层,以及在所述第三氧化物层上的第四氧化物层,其中,所述第四氧化物层具有比所述第三氧化物层高的密度和比所述第三氧化物层高的应力水平,并且所述第四氧化物层比所述第三氧化物层薄。
8、本公开的另一方面包括任一前述方面,并且所述第一氧化物层具有在5000至15000纳米(nm)范围内的厚度,并且所述第二氧化物层具有在250至750nm范围内的厚度。
9、本公开的另一方面包括任一前述方面,并且所述第一氧化物层具有在70-100兆帕(mpa)范围内的压缩应力,并且所述第二氧化物层具有在300-350mpa范围内的压缩应力。
10、本公开的另一方面包括任一前述方面,并且所述第一氧化物层和所述第二氧化物层中的至少一者具有均方根粗糙度在0.1至0.5纳米范围内的表面。
11、本公开的另一方面包括任一前述方面,并且所述第二氧化物层与所述第一结构之间的接合强度为至少1.0焦耳每平方米(j/m2)。
12、本公开的一方面包括一种方法,包括:形成第一接合结构,所述形成包括:在第一结构上形成第一氧化物层;在所述第一氧化物层上形成第二氧化物层,其中,所述第二氧化物层具有比所述第一氧化物层高的应力水平,并且所述第二氧化物层比所述第一氧化物层薄;以及将所述第二氧化物层接合到第二结构。
13、本公开的另一方面包括任一前述方面,并且所述第二氧化物层具有比所述第一氧化物层高的密度。
14、本公开的另一方面包括任一前述方面,并且所述第一氧化物层具有在2.31-2.37克每立方厘米(g/cm3)范围内的密度,并且所述第二氧化物层具有在2.43-2.52g/cm3范围内的密度。
15、本公开的另一方面包括任一前述方面,并且形成所述第一氧化物层和形成所述第二氧化物层均在低于300摄氏度(℃)的温度下发生。
16、本公开的另一方面包括任一前述方面,并且形成所述第一氧化物层包括将所述第一氧化物层沉积至在5至15μm范围内的厚度,并且其中,形成所述第二氧化物层包括将所述第二氧化物层沉积至在0.25至0.75μm范围内的厚度。
17、本公开的另一方面包括任一前述方面,并且所述第一氧化物层具有在70-100mpa范围内的压缩应力,并且所述第二氧化物层具有在300-350mpa范围内的压缩应力。
18、本公开的另一方面包括任一前述方面,并且形成所述第一氧化物层和形成所述第二氧化物层中的至少一者包括对相应氧化物层的表面进行平面化,以具有在0.1至0.5纳米范围内的均方根粗糙度。
19、本公开的另一方面包括任一前述方面,并且所述第二氧化物层与所述第一结构之间的接合强度为至少1.6j/m2。
20、本公开的另一方面包括任一前述方面,并且还包括:在所述第二结构上形成第二接合结构,包括:在所述第二结构上形成第三氧化物层,以及在所述第三氧化物层上形成第四氧化物层,其中,所述第四氧化物层具有比所述第三氧化物层高的密度和比所述第三氧化物层高的应力水平,并且所述第四氧化物层比所述第三氧化物层薄;以及将第三结构接合到所述第四氧化物层。
21、本公开的另一方面包括任一前述方面,并且形成所述第三氧化物层包括将所述第三氧化物层沉积至在5至15μm范围内的厚度,并且其中,形成所述第四氧化物层包括将所述第四氧化物层沉积至在0.25至0.75μm范围内的厚度。
22、本公开中描述的两个或更多个方面,包括本
技术实现思路
部分中描述的方面,可以组合以形成此处未具体描述的实施方式。
23、一个或多个实施方式的细节在附图和下面的描述中阐述。通过描述和附图以及权利要求,其他特征、目标和优点将变得显而易见。
本文档来自技高网...【技术保护点】
1.一种用于半导体衬底的接合结构,所述接合结构包括:
2.根据权利要求1所述的接合结构,其中,所述第二氧化物层具有比所述第一氧化物层高的密度。
3.一种半导体器件,包括:
4.根据权利要求3所述的半导体器件,其中,所述第二氧化物层具有比所述第一氧化物层高的密度。
5.根据权利要求4所述的半导体器件,其中,所述第一氧化物层具有在2.31-2.37克每立方厘米(g/cm3)范围内的密度,并且所述第二氧化物层具有在2.43-2.52g/cm3范围内的密度。
6.根据权利要求3所述的半导体器件,还包括用于将第二结构接合到所述第一结构的第二接合结构,其中,所述第二接合结构包括:
7.根据权利要求3所述的半导体器件,其中,所述第一氧化物层具有在5000至15000纳米(nm)范围内的厚度,并且所述第二氧化物层具有在250至750nm范围内的厚度。
8.根据权利要求3所述的半导体器件,其中,所述第一氧化物层具有在70-100兆帕(MPa)范围内的压缩应力,并且所述第二氧化物层具有在300-350MPa范围内的压
9.根据权利要求3所述的半导体器件,其中,所述第一氧化物层和所述第二氧化物层中的至少一者具有均方根粗糙度在0.1至0.5纳米范围内的表面。
10.根据权利要求3所述的半导体器件,其中,所述第二氧化物层与所述第一结构之间的接合强度为至少1.0焦耳每平方米(J/m2)。
11.一种方法,包括:
12.根据权利要求11所述的方法,其中,所述第二氧化物层具有比所述第一氧化物层高的密度。
13.根据权利要求12所述的方法,其中,所述第一氧化物层具有在2.31-2.37克每立方厘米(g/cm3)范围内的密度,并且所述第二氧化物层具有在2.43-2.52g/cm3范围内的密度。
14.根据权利要求11所述的方法,其中,形成所述第一氧化物层和形成所述第二氧化物层均在低于300摄氏度(℃)的温度下发生。
15.根据权利要求11所述的方法,其中,形成所述第一氧化物层包括将所述第一氧化物层沉积至在5000至15000纳米(nm)范围内的厚度,并且其中,形成所述第二氧化物层包括将所述第二氧化物层沉积至在250至750nm范围内的厚度。
16.根据权利要求11所述的方法,其中,所述第一氧化物层具有在70-100兆帕(MPa)范围内的压缩应力,并且所述第二氧化物层具有在300-350MPa范围内的压缩应力。
17.根据权利要求11所述的方法,其中,形成所述第一氧化物层和形成所述第二氧化物层中的至少一者包括对相应氧化物层的表面进行平面化,以具有在0.1至0.5纳米范围内的均方根粗糙度。
18.根据权利要求11所述的方法,其中,所述第二氧化物层与所述第一结构之间的接合强度为至少1.0焦耳每平方米(J/m2)。
19.根据权利要求11所述的方法,还包括:
20.根据权利要求19所述的方法,其中,形成所述第三氧化物层包括将所述第三氧化物层沉积至在5000至15000纳米(nm)范围内的厚度,并且其中,形成所述第四氧化物层包括将所述第四氧化物层沉积至在250至750nm范围内的厚度。
...【技术特征摘要】
1.一种用于半导体衬底的接合结构,所述接合结构包括:
2.根据权利要求1所述的接合结构,其中,所述第二氧化物层具有比所述第一氧化物层高的密度。
3.一种半导体器件,包括:
4.根据权利要求3所述的半导体器件,其中,所述第二氧化物层具有比所述第一氧化物层高的密度。
5.根据权利要求4所述的半导体器件,其中,所述第一氧化物层具有在2.31-2.37克每立方厘米(g/cm3)范围内的密度,并且所述第二氧化物层具有在2.43-2.52g/cm3范围内的密度。
6.根据权利要求3所述的半导体器件,还包括用于将第二结构接合到所述第一结构的第二接合结构,其中,所述第二接合结构包括:
7.根据权利要求3所述的半导体器件,其中,所述第一氧化物层具有在5000至15000纳米(nm)范围内的厚度,并且所述第二氧化物层具有在250至750nm范围内的厚度。
8.根据权利要求3所述的半导体器件,其中,所述第一氧化物层具有在70-100兆帕(mpa)范围内的压缩应力,并且所述第二氧化物层具有在300-350mpa范围内的压缩应力。
9.根据权利要求3所述的半导体器件,其中,所述第一氧化物层和所述第二氧化物层中的至少一者具有均方根粗糙度在0.1至0.5纳米范围内的表面。
10.根据权利要求3所述的半导体器件,其中,所述第二氧化物层与所述第一结构之间的接合强度为至少1.0焦耳每平方米(j/m2)。
11.一种方法,包括:
12.根据权利要求11所述的方法,其中,所述第二氧化物层具有比所述第...
【专利技术属性】
技术研发人员:J·A·卢布古班,S·H·尼克博克,L·伯莱尔,J·J·格兰特,M·C·戈菲恩,
申请(专利权)人:格芯美国集成电路科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。