【技术实现步骤摘要】
本专利技术涉及存储器内处理(in-memory processing)，更具体地涉及用于存储器内处理的存储器架构的实施例。
技术介绍
1、各种处理应用(例如，图像处理应用、语音处理应用或其他机器学习(ml)或人工智能(ai)处理)采用认知计算，特别是神经网络(nn)(例如，用于识别和分类)。本领域技术人员将认识到，nn是深度学习算法，其中算法中执行的约90％的计算是乘积累加(mac)运算。例如，在用于图像处理的nn中，各种mac运算用于计算输入(也称为激活)(其为感受野(receptive field)中像素的识别强度值)与跟感受野大小相同的滤波器矩阵(也称为核(kernel))的权重的乘积，并进一步计算乘积的和。这些计算被称为点积计算。历史上，软件解决方案(software solution)被用来计算nn。最近，具有硬件实现的nn的处理器，特别是具有存储器实现的nn的处理器已经被开发出来，以提高处理速度。然而，这种存储器实现的nn通常需要大的存储器基元(memory cell)阵列(即，具有大量行和列的存储器基元的阵列)来实现，并且随着这种nn的复杂性增加，阵列的尺寸也增加。不幸的是，阵列尺寸结果的这种增加会导致跨阵列的局部电压(“ir”)降的增加，从而导致处理错误。
技术实现思路
1、本文公开的结构的实施例可包括按行和列排列的存储体(memory bank)的阵列。每个存储体可以包括多个输入节点、两个输出节点(即，第一输出节点和第二输出节点)和两个位线(即，第一位线和第二位线
2、本文公开的结构的另一实施例可包括按行和列排列的存储体的阵列。每个存储体可以包括多个输入节点、两个输出节点(即，第一输出节点和第二输出节点)和两个位线(即，第一位线和第二位线)。每个存储体还可以包括多个双电阻器存储器元件，每个输入节点一个双电阻器存储器元件。每个存储体中的双电阻器存储器元件可以以多行在单个列中排列。每个双电阻器存储器元件可以包括第一可编程电阻器和第二可编程电阻器。第一可编程电阻器可以连接在对应的输入节点和第一位线之间，第二可编程电阻器可以连接在同一对应的输入节点和第二位线之间。每个存储体还可以包括：第一反馈缓冲电路，其在第一位线的一端处连接到第一偏置节点，并进一步连接到存储体的第一输出节点；以及第二反馈缓冲器，其在第二位线的一端处连接到第二偏置节点，并进一步连接到存储体的第二输出节点。该结构还可以包括列互连线的对。用于每列的每对列互连线可以包括：第一列互连线，其连接该列中所有存储体的所有第一输出节点；以及第二列互连线，其连接该列中所有存储体的所有第二输出节点。该结构还可以包括：行互连线的组，其互连每行内的相邻存储体，并且在行内从存储体到存储体传递(communicate)电平移位输入电压。可选地，该结构还可以包括电压缓冲器，其被集成到存储体中的至少一些存储体中，用于缓冲电平移位输入电压，从而补偿ir降。
3、本文公开的结构的又一实施例可包括按行和列排列的存储体的阵列。每个存储体可以包括多个输入节点、两个输出节点(即，第一输出节点和第二输出节点)和两个位线(即，第一位线和第二位线)。每个存储体还可以包括多个双电阻器存储器元件，每个输入节点一个双电阻器存储器元件。每个存储体中的双电阻器存储器元件可以以多行在单个列中排列。每个双电阻器存储器元件可以包括第一可编程电阻器和第二可编程电阻器。第一可编程电阻器可以连接在对应的输入节点和第一位线之间，第二可编程电阻器可以连接在同一对应的输入节点和第二位线之间。每个存储体还可以包括：第一反馈缓冲电路，其在第一位线的一端处连接到第一偏置节点，并进一步连接到存储体的第一输出节点；以及第二反馈缓冲器，其在第二位线的一端处连接到第二偏置节点，并进一步连接到存储体的第二输出节点。该结构还可以包括分别用于列的列互连线的对。用于每列的每对列互连线可以包括：第一列互连线，其连接到该列中所有存储体的所有第一输出节点；以及第二列互连线，其连接到该列中所有存储体的所有第二输出节点。该结构还可以包括分别用于列的减法器。用于每列的每个减法器可以连接到用于该列的列互连线的对，并且可以被配置为输出作为来自所述对中的第一列互连线的列特定的第一输出电流和来自所述对中的第二列互连线的列特定的第二输出电流之差的函数的列特定的模拟输出电压。可选地，该结构还可以包括分别用于列的监视器(例如，比较器)。用于每列的每个监视器(例如，每个比较器)可以连接到用于该列的减法器，并且可以被配置为监视列特定的模拟输出电压(例如，将输出电压与某个预定电压进行比较)。
本文档来自技高网...【技术保护点】
1.一种结构，包括：
2.根据权利要求1所述的结构，其中，在每个双电阻器存储器元件内，所述第一可编程电阻器和所述第二可编程电阻器能够编程到多个不同电阻状态中的任何一个，以存储作为表示正权重值的所述第一可编程电阻器的编程的第一电阻状态和表示负权重值的所述第二可编程电阻器的编程的第二电阻状态的函数的总权重值。
3.根据权利要求1所述的结构，
4.根据权利要求3所述的结构，还包括分别用于所述列的减法器，其中，用于每列的每个减法器连接到用于该列的所述列互连线的所述对，从所述对中的所述第一列互连线接收等于来自该列中所述存储体的所述缓冲的存储体特定的第一输出电流之和的列特定的第一输出电流，从所述对中的所述第二列互连线接收等于来自该列中所述存储体的所述缓冲的存储体特定的第二输出电流之和的列特定的第二输出电流，并且基于所述列特定的第一输出电流和所述列特定的第二输出电流之差来输出列特定的模拟输出参数。
5.根据权利要求4所述的结构，
6.根据权利要求1所述的结构，
7.根据权利要求6所述的结构，其中，每行内的每个初始存储体还包
8.根据权利要求6所述的结构，还包括：行互连线的组，其互连每行内的相邻存储体，其中，任何给定的行互连线将上游存储体中的在特定存储体行地址处的一个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器的输入端连接到相邻下游存储体中的在所述特定存储体行地址处的另一双电阻器存储器元件。
9.根据权利要求1所述的结构，其中，每个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器包括电阻式随机存取存储器型电阻器、相变存储器型电阻器和磁隧道结型电阻器中的任何一者。
10.根据权利要求1所述的结构，其中，每个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器包括具有多于两个的不同电阻状态的电阻式随机存取存储器型电阻器。
11.一种结构，包括：
12.根据权利要求11所述的结构，其中，在所述双电阻器存储器元件内，所述第一可编程电阻器和所述第二可编程电阻器能够编程到多个不同电阻状态中的任何一个，以存储作为表示正权重值的所述第一可编程电阻器的编程的第一电阻状态和表示负权重值的所述第二可编程电阻器的编程的第二电阻状态的函数的总权重值。
13.根据权利要求11所述的结构，
14.根据权利要求13所述的结构，还包括分别用于所述列的减法器，其中，用于每列的每个减法器连接到用于该列的所述列互连线的所述对，从所述对中的所述第一列互连线接收等于来自该列中所述存储体的所述缓冲的存储体特定的第一输出电流之和的列特定的第一输出电流，从所述对中的所述第二列互连线接收等于来自该列中所述存储体的所述缓冲的存储体特定的第二输出电流之和的列特定的第二输出电流，并且基于所述列特定的第一输出电流和所述列特定的第二输出电流之差来输出列特定的模拟输出参数。
15.根据权利要求14所述的结构，其中，所述列特定的模拟输出参数包括列特定的模拟输出电压，所述列特定的模拟输出电压表示点积计算的解。
16.根据权利要求11所述的结构，
17.根据权利要求16所述的结构，其中，每行内的每个初始存储体还包括连接到所述放大器的输入的多路复用器。
18.根据权利要求16所述的结构，其中，任何给定的行互连线将上游存储体中的在特定存储体行地址处的一个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器的输入端连接到相邻下游存储体中的在所述特定存储体行地址处的另一双电阻器存储器元件。
19.根据权利要求11所述的结构，其中，每个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器包括电阻式随机存取存储器型电阻器、相变存储器型电阻器和磁隧道结型电阻器中的任何一者。
20.一种结构，包括：
...【技术特征摘要】
1.一种结构，包括：
2.根据权利要求1所述的结构，其中，在每个双电阻器存储器元件内，所述第一可编程电阻器和所述第二可编程电阻器能够编程到多个不同电阻状态中的任何一个，以存储作为表示正权重值的所述第一可编程电阻器的编程的第一电阻状态和表示负权重值的所述第二可编程电阻器的编程的第二电阻状态的函数的总权重值。
3.根据权利要求1所述的结构，
4.根据权利要求3所述的结构，还包括分别用于所述列的减法器，其中，用于每列的每个减法器连接到用于该列的所述列互连线的所述对，从所述对中的所述第一列互连线接收等于来自该列中所述存储体的所述缓冲的存储体特定的第一输出电流之和的列特定的第一输出电流，从所述对中的所述第二列互连线接收等于来自该列中所述存储体的所述缓冲的存储体特定的第二输出电流之和的列特定的第二输出电流，并且基于所述列特定的第一输出电流和所述列特定的第二输出电流之差来输出列特定的模拟输出参数。
5.根据权利要求4所述的结构，
6.根据权利要求1所述的结构，
7.根据权利要求6所述的结构，其中，每行内的每个初始存储体还包括连接到所述放大器的输入的多路复用器。
8.根据权利要求6所述的结构，还包括：行互连线的组，其互连每行内的相邻存储体，其中，任何给定的行互连线将上游存储体中的在特定存储体行地址处的一个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器的输入端连接到相邻下游存储体中的在所述特定存储体行地址处的另一双电阻器存储器元件。
9.根据权利要求1所述的结构，其中，每个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器包括电阻式随机存取存储器型电阻器、相变存储器型电阻器和磁隧道结型电阻器中的任何一者。
10.根据权利要求1所述的结构，其中，每个双电阻器存储器元件的所述第一可编程电阻器和所述第二可编程电阻器包括具有多于两个的不同电阻状态的电阻式随...
【专利技术属性】
技术研发人员：V·P·戈皮纳特，P·帕瓦朗德，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。