System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及集成电路制造,特别涉及一种finfet器件及其制造方法。
技术介绍
1、随着半导体技术的不断发展,传统的平面器件已难以满足人们对高性能器件的需求。鳍式场效应晶体管(fin-field-effect-transistor,finfet)是一种立体型器件,包括在衬底上垂直形成的鳍片以及覆盖鳍片两侧的栅极结构,这种设计可以大幅改善电路控制并减少漏电流,同时也可以大幅缩短晶体管的闸长。
2、如图1所示,在以finfet构成的半导体器件(finfet器件)中,可包括形成于核心区aa’(core区)的核心晶体管20’及形成于输入输出区bb’(i/o区)的输入输出晶体管30’。由于输入输出晶体管30’相较于核心晶体管20’具有较大的工作电流和开启电压,使得输入输出晶体管的栅极结构31’的宽度大于核心晶体管的栅极结构21’,但在形成上述宽度不同的栅极结构过程中却极易产生输入输出晶体管的栅极结构31’和核心晶体管的栅极结构21’的高度不同,对制程工艺及产品良率造成较大困扰。
技术实现思路
1、本专利技术的目的在于提供一种finfet器件及其制造方法,以解决finfet器件的核心晶体管和输入输出晶体管的栅极结构高度不一致的问题。
2、为解决上述技术问题,本专利技术提供的的制造方法,包括:提供一衬底,所述衬底包括核心区和输入输出区,且所述核心区及所述输入输出区上均具有多个沿第一方向延伸的鳍片;在所述核心区及所述输入输出区上形成多个虚拟栅极,所述虚拟栅极位于所述鳍片上
3、可选的,所述虚拟栅极包括鳍状芯轴及覆盖所述鳍状芯轴的外壁的硬质保护层,形成所述第一源端、所述第一漏端、所述第二源端及所述第二漏端的步骤包括:形成第一介质层覆盖所述衬底、所述鳍片及所述虚拟栅极,并填充至所述虚拟栅极的上方;在所述第一介质层中形成暴露所述鳍片的至少两个第一开口及至少两个第二开口,两个所述第一开口位于所述核心区且间隔一个所述虚拟栅极,两个所述第二开口位于所述输入输出区且间隔至少两个所述虚拟栅极;去除所述第一开口及所述第二开口下的鳍片,在所述第一开口及所述第二开口内形成源漏外延结构,以所述第一开口内的源漏外延结构作为所述第一源端或所述第一漏端,以所述第二开口内的源漏外延结构作为所述第二源端或所述第二漏端。
4、可选的,在形成所示第二开口的同时,还在所述第一介质层中形成第三开口,暴露所述第二漏端与所述第二源端之间的鳍片;去除所述第三开口下的鳍片,在所述第三开口内形成栅间外延结构,所述栅间外延结构与所述第二漏端或所述第二源端具有相同的材质及导电类型。
5、可选的,形成图形化的掩模层暴露所述第三开口,并对所述栅间外延结构执行第一离子注入,所述第一离子注入与所述第二漏端或所述第二源端具有相同的导电类型。
6、可选的,形成所述核心晶体管及所述输入输出晶体管的步骤包括:在所述衬底上形成牺牲层,并填充至所述虚拟栅极的上方,并以所述鳍状芯轴为研磨停止层执行研磨工艺;去除所述鳍状芯轴以形成沟槽,并在所述沟槽内形成所述栅极结构;在所述第一漏端、所述第一源端、所述第二漏端及所述第二源端的表面形成金属硅化物层。
7、可选的,还在所述第二漏端及所述第二源端之间的栅极结构之间的鳍片上形成所述金属硅化物层。
8、可选的,形成图形化的掩模层覆盖所述鳍片及所述虚拟栅极,所述图形化的掩模层暴露所述第二漏端与所述第二源端之间的鳍片;对所述第二漏端与所述第二源端之间的鳍片执行第二离子注入,所述第二离子注入与所述第二漏端或所述第二源端具有相同的导电类型。
9、可选的,形成所述核心晶体管及所述输入输出晶体管的步骤包括:在所述衬底上形成牺牲层,并填充至所述虚拟栅极的上方,并以所述鳍状芯轴为研磨停止层执行研磨工艺;去除所述鳍状芯轴以形成沟槽,并在所述沟槽内形成所述栅极结构;在所述第一漏端、所述第一源端、所述第二漏端及所述第二源端的表面形成金属硅化物层。
10、可选的,还在所述第二漏端及所述第二源端之间的栅间外延结构上形成所述金属硅化物层。
11、基于本专利技术的另一方面,本实施例还提供一种finfet器件,包括衬底及形成于所述衬底上的核心晶体管及输入输出晶体管,所述核心晶体管的源端及漏端之间具有一个栅极结构,所述输入输出晶体管的源端及漏端之间具有至少两个的并列设置的所述栅极结构,所述核心晶体管的栅极结构与所述输入输出晶体管的栅极结构的尺寸相同且间隔距离相同,所述输入输出晶体管的至少两个所述栅极结构并联设置,且通过调整所述输入输出晶体管的至少两个所述栅极结构之间的电导率以使所述输入输出晶体管的阈值电压及导通电流符合设计要求。
12、综上所述,本专利技术提供的finfet器件及其制造方法,在输入输出晶体管的第二源端及第二漏端之间采用至少两个间隔设置的虚拟栅极,且输入输出晶体管的每个栅极结构与核心晶体管的虚拟栅极具有相同的尺寸及相同的间隔距离,由此可为在利用虚拟栅极形成栅极结构的过程中提供较为均匀的环境(例如填充工艺及研磨工艺),使在输入输出区及核心区形成的栅极结构具有相同的高度,以解决finfet器件的核心晶体管和输入输出晶体管的栅极结构高度不一致的问题。并且,在形成核心晶体管和输入输出晶体管的过程中,还通过调整第二源端及第二漏端之间的部分鳍片的电导率以使输入输出晶体管的阈值电压及导通电流符合设计要求。
本文档来自技高网...【技术保护点】
1.一种FinFET器件的制造方法,其特征在于,包括:
2.根据权利要求1所述的FinFET器件的制造方法,其特征在于,所述虚拟栅极包括鳍状芯轴及覆盖所述鳍状芯轴的外壁的硬质保护层,形成所述第一源端、所述第一漏端、所述第二源端及所述第二漏端的步骤包括:
3.根据权利要求2所述的FinFET器件的制造方法,其特征在于,在形成所述第二开口的同时,还在所述第一介质层中形成第三开口,暴露所述第二漏端与所述第二源端之间的鳍片;
4.根据权利要求3所述的FinFET器件的制造方法,其特征在于,形成图形化的掩模层暴露所述第三开口,并对所述栅间外延结构执行第一离子注入,所述第一离子注入与所述第二漏端或所述第二源端具有相同的导电类型。
5.根据权利要求3或4所述的FinFET器件的制造方法,其特征在于,形成所述核心晶体管及所述输入输出晶体管的步骤包括:
6.根据权利要求5所述的FinFET器件的制造方法,其特征在于,还在所述第二漏端及所述第二源端之间的栅间外延结构上形成所述金属硅化物层。
7.根据权利要求2所述的FinFET器
8.根据权利要求2或7所述的FinFET器件的制造方法,其特征在于,形成所述核心晶体管及所述输入输出晶体管的步骤包括:
9.根据权利要求8所述的FinFET器件的制造方法,其特征在于,还在所述第二漏端及所述第二源端之间的栅极结构之间的鳍片上形成所述金属硅化物层。
10.一种FinFET器件,其特征在于,包括衬底及形成于所述衬底上的核心晶体管及输入输出晶体管,所述核心晶体管的源端及漏端之间具有一个栅极结构,所述输入输出晶体管的源端及漏端之间具有至少两个的并列设置的所述栅极结构,所述核心晶体管的栅极结构与所述输入输出晶体管的栅极结构的尺寸相同且间隔距离相同,所述输入输出晶体管的至少两个所述栅极结构并联设置,且通过调整所述输入输出晶体管的至少两个所述栅极结构之间的电导率以使所述输入输出晶体管的阈值电压及导通电流符合设计要求。
...【技术特征摘要】
1.一种finfet器件的制造方法,其特征在于,包括:
2.根据权利要求1所述的finfet器件的制造方法,其特征在于,所述虚拟栅极包括鳍状芯轴及覆盖所述鳍状芯轴的外壁的硬质保护层,形成所述第一源端、所述第一漏端、所述第二源端及所述第二漏端的步骤包括:
3.根据权利要求2所述的finfet器件的制造方法,其特征在于,在形成所述第二开口的同时,还在所述第一介质层中形成第三开口,暴露所述第二漏端与所述第二源端之间的鳍片;
4.根据权利要求3所述的finfet器件的制造方法,其特征在于,形成图形化的掩模层暴露所述第三开口,并对所述栅间外延结构执行第一离子注入,所述第一离子注入与所述第二漏端或所述第二源端具有相同的导电类型。
5.根据权利要求3或4所述的finfet器件的制造方法,其特征在于,形成所述核心晶体管及所述输入输出晶体管的步骤包括:
6.根据权利要求5所述的finfet器件的制造方法,其特征在于,还在所述第二漏端及所述第二源端之间的栅间外延结构上形成所述金属硅化物层。
【专利技术属性】
技术研发人员:刘洋,杨渝书,耿金鹏,
申请(专利权)人:上海集成电路装备材料产业创新中心有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。