本发明专利技术公开了一种集成低能等离子体氢浸镀层的离子注入ｎ＋－ｏｎ－ｐ型碲镉汞（ＨｇＣｄＴｅ）红外中波（ｍｉｄ－ｗａｖｅｌｅｎｇｔｈ）光伏探测芯片，它涉及光电探测器件技术。本发明专利技术采用在ＨｇＣｄＴｅ薄膜材料表层集成一低能等离子体氢浸镀层的离子注入ｎ＋－ｏｎ－ｐ型ＨｇＣｄＴｅ红外中波光伏探测芯片的结构方案，有效解决了传统ＨｇＣｄＴｅ红外焦平面列阵中波光伏探测芯片存在表层物理特性不理想而引起的光敏感元二极管动态阻抗和探测性能下降的问题。本发明专利技术具有结构工艺简单和集成度高的特点。
【技术实现步骤摘要】
本专利技术涉及光电探测器件技术，具体是指一种集成低能等离子体氢浸镀层的离子 注入n+-on-p型碲镉汞(HgCdTe)红外中波(mid-wavelength)光伏探测芯片。
技术介绍
红外焦平面列阵器件是既具有红外信息获取又具有信息处理功能的先进的成像 传感器，在空间对地观测、光电对抗、机器人视觉、搜索与跟踪、医用和工业热成像、以及导 弹精确制导等军、民用领域有重要而广泛的应用。由于其不可替代的地位和作用，世界上的 主要工业大国都将碲镉汞红外焦平面列阵器件制备技术列为重点发展的高技术项目。在高级红外应用系统的大力驱动下，红外探测技术已进入了以大面阵、小型 化和多色化等为特点的第三代红外焦平面探测器的重要发展阶段(见A.RogalSki， J. Antoszewski, and L. Faraone, "Third-generation infrared photodetectorarrays，，， JOURNAL OF APPLIED PHYSICS, 2009,105 (09) :091101_1)。高级红外成像的高分辨率探测 迫使新一代红外焦平面探测器向大面阵、小型化趋势的发展，要求红外探测光敏感元列阵 的像元尺寸不断缩小。这对碲镉汞红外焦平面中波光伏探测芯片而言，必须通过改善碲镉 汞芯片的表层物理特性来提高离子注入光电二极管的电学性能，以确保高密度小像元尺寸 红外探测器仍然有高的响应率和探测率，进而确保小像元尺寸红外探测器在红外成像系统 中的分辨率。碲镉汞红外焦平面中波光伏探测芯片需要在碲镉汞红外探测芯片表面生长介质 膜钝化层。硫化锌或碲化镉介质膜作为碲镉汞红外焦平面探测器常用的钝化方法，可在碲 镉汞红外探测芯片表面起到绝缘的效果，也能通过部分减小探测芯片表面态和界面电荷来 达到一定的钝化效果。但是，在红外焦平面光敏感元列阵芯片钝化界面还会存在一些界面悬挂键，以及 快态、慢态的界面电荷。这使常规钝化的碲镉汞红外焦平面探测器光敏感元列阵芯片很 难具有理想的表层物理特性，从而限制探测器光敏感元二极管的响应率和探测率等光电性 能。
技术实现思路
基于上述已有离子注入Ii+-On-P型碲镉汞红外焦平面列阵芯片表层物理特性不理 想的问题，本专利技术的目的是提供一种表层物理特性改善的HgCdTe红外中波光伏探测芯片。为了达到上述目的，本专利技术采用在生长钝化介质膜后将光敏感元芯片直接浸没 于低能氢等离子体，以在芯片表面集成一低能等离子体氢浸镀层的离子注入n+-on-p型 HgCdTe红外中波光伏探测芯片的结构方案。本专利技术的集成低能等离子体氢浸镀层的离子注入Ii+-On-P型HgCdTe红外中波光 伏探测芯片包括红外衬底1、光敏感元的P型有源区2、光敏感元的η型区3、ρ型区表层的 氢等离子体浸镀层4、η型区表层的氢等离子体浸镀层5、探测芯片的钝化介质膜6、η型区表面上的光敏感元电极7、ρ型区表面的公共电极8和与读出电路混成互连的铟柱列阵9。 光敏感元的η型区列阵3是硼离子注入来形成的，并与光敏感元的ρ型有源区2共同形成 红外中波光伏探测芯片的光电二极管列阵。其中，P型区表层的氢等离子体浸镀层4和η 型区表层的氢等离子体浸镀层5分别是由ρ型有源区2和η型区3表层HgCdTe材料原位 集成的，它们一起将探测芯片的HgCdTe表层完全覆盖。ρ型区表层的氢等离子体浸镀层4 位于ρ型区表面的公共电极8和部分探测芯片的钝化介质膜6的下方，而η型区表层的氢 等离子体浸镀层5位于η型区表面上的光敏感元电极7和部分探测芯片的钝化介质膜6的 下方。P型区表层的氢等离子体浸镀层4和η型区表层的氢等离子体浸镀层5的厚度都为 0. 1-0. 5 μ m，η型区表层的氢等离子体浸镀层5的横向尺寸为(15-50) μ mX (15-50) μ m。在ρ型区表层的氢等离子体浸镀层4和η型区表层的氢等离子体浸镀层5，Η原子 通过与界面未饱和的悬挂键和减小快态、慢态的界面电荷，以及HgCdTe芯片表层材料的缺 陷相互作用，可改善离子注入n+-on-p型HgCdTe红外中波光伏探测芯片表层的物理特性和 提高红外探测器的光电性能。本专利技术的最大优点是巧妙地将能改善表层物理特性的氢浸镀层集成于离子注入 n+-on-p型HgCdTe红外中波光伏探测芯片，可以有效提高光电二极管的动态阻抗和光电性 能，因而具有结构工艺简单和集成度高的特点。附图说明图1是本专利技术集成低能等离子体氢浸镀层的离子注入Π+-ΟΠ-Ρ型HgCdTe红外中 波光伏探测芯片的剖面示意图。图2是未集成低能等离子体氢浸镀层的Π+-ΟΠ-Ρ型HgCdTe红外中波光伏探测芯 片光电二极管I-V和R-V特性图。图3是本专利技术集成低能等离子体氢浸镀层的Π+-ΟΠ-Ρ型HgCdTe红外中波光伏探 测芯片光电二极管I-V和R-V特性图。具体实施例方式下面以集成低能等离子体氢浸镀层的离子注入Π+-ΟΠ-Ρ型HghCdxTe (χ = 0. 295) 红外中波光伏探测芯片为实施例，结合附图对本专利技术的具体实施方式作进一步的详细说 明见图1，本专利技术的集成低能等离子体氢浸镀层的Ii+-On-P型HgCdTe红外中波光伏 探测芯片包括红外衬底1、光敏感元的P型有源区2、光敏感元的η型区3、ρ型区表层的 氢等离子体浸镀层4、η型区表层的氢等离子体浸镀层5、探测芯片的钝化介质膜6、η型区 表面上的光敏感元电极7、ρ型区表面的公共电极8和与读出电路混成互连的铟柱列阵9。 光敏感元的η型区列阵3是硼离子注入来形成的，并与光敏感元的ρ型有源区2共同形成 红外中波光伏探测芯片的光电二极管列阵。其中，P型区表层的氢等离子体浸镀层4和η 型区表层的氢等离子体浸镀层5分别是由ρ型有源区2和η型区3表层HgCdTe材料原位 集成的，它们一起将探测芯片的HgCdTe表层完全覆盖。ρ型区表层的氢等离子体浸镀层4 位于ρ型区表面的公共电极8和部分探测芯片的钝化介质膜6的下方，而η型区表层的氢 等离子体浸镀层5位于η型区表面上的光敏感元电极7和部分探测芯片的钝化介质膜6的下方。P型区表层的氢等离子体浸镀层4和η型区表层的氢等离子体浸镀层5的厚度都为 0. 3 μ m，η型区表层的氢等离子体浸镀层5的横向尺寸为30 X 30 μ m2。图2和图3分别为未集成和集成低能等离子体氢浸镀层的离子注入Π+-ΟΠ-Ρ型的 碲镉汞红外探测芯片光电二极管的I-V与R-V特性图。如图2、3所示，集成低能等离子体 氢浸镀层的HgCdTe红外中波探测芯片光电二极管的开启电压比未集成低能等离子体氢浸 镀层的增加了 50mV左右。而且，集成低能等离子体氢浸镀层的HgCdTe红外中波探测芯片 的光电二极管零偏与反偏动态阻抗比集成低能等离子体氢浸镀层的提高了 10倍，并在大 的正向偏压下集成低能等离子体氢浸镀层的HgCdTe红外中波探测芯片的光电二极管动态 阻抗也明显减小。由于若在HgCdTe探测芯片与钝化层之间界面的固定正电荷，不仅会减小 光电二极管的开启电压，还会引起HgCdTe探测芯片表面反型，从而导致探测芯片大的表面 沟道漏电流。因此，推断HgCdTe探测芯片的钝化界面植氢处理减小了在HgCdTe探测芯片 与钝化层之间界面的固定正电荷。这表明HgCdTe探测芯片低能等本文档来自技高网...
【技术保护点】
一种集成低能等离子体氢浸镀层的ｎ↑［＋］－ｏｎ－ｐ型碲镉汞红外中波光伏探测芯片，它包括：红外衬底（１）、光敏感元的ｐ型有源区（２）、光敏感元的ｎ型区（３）、ｐ型区表层的氢等离子体浸镀层（４）、ｎ型区表层的氢等离子体浸镀层（５）、探测芯片的钝化介质膜（６）、ｎ型区表面上的光敏感元电极（７）、ｐ型区表面的公共电极（８）和与读出电路混成互连的铟柱列阵（９）；光敏感元的ｎ型区列阵（３）由硼离子注入形成，并与光敏感元的ｐ型有源区（２）共同形成红外中波光伏探测芯片的光电二极管列阵；其特征在于：ｐ型区表层的氢等离子体浸镀层（４）和ｎ型区表层的氢等离子体浸镀层（５）分别是由ｐ型有源区（２）和ｎ型区（３）表层碲镉汞材料原位集成的，它们一起将探测芯片的碲镉汞表层完全覆盖；ｐ型区表层的氢等离子体浸镀层（４）位于ｐ型区表面的公共电极（８）和部分探测芯片的钝化介质膜（６）的下方，而ｎ型区表层的氢等离子体浸镀层（５）位于ｎ型区表面上的光敏感元电极（７）和部分探测芯片的钝化介质膜（６）的下方；ｐ型区表层的氢等离子体浸镀层（４）和ｎ型区表层的氢等离子体浸镀层（５）的厚度都为０．１－０．５μｍ，ｎ型区表层的氢等离子体浸镀层（５）的横向尺寸为１５－５０μｍ×１５－５０μｍ。...
【技术特征摘要】
【专利技术属性】
技术研发人员：叶振华，胡伟达，殷建军，吴廷琪，晨昱，邢雯，林春，胡晓宁，丁瑞军，何力，
申请(专利权)人：中国科学院上海技术物理研究所，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。