【技术实现步骤摘要】
本公开涉及电子器件，特别是功率mosfet或肖特基二极管，并且涉及电子器件的制造方法。
技术介绍
1、如已知的，特别是用于电气应用，具有宽带隙，特别是具有高的带隙值，低的导通状态电阻(ron)、高的热导率值、高的工作频率和高的电荷载流子饱和速度的半导体材料对于生产电子元件，例如二极管或晶体管，是理想的。具有所述特性并适用于制造电子元件的材料是碳化硅(sic)。特别地，就以上列出的性质而言，碳化硅以其不同的多型(例如，3c－sic，4h－sic，6h－sic)优于硅。
2、尽管比典型的硅晶片成本更高，六方sic多型体(4h－sic)是迄今为止研究最多的多型体，并且4h－sic晶片的大规模生产目前是可商购的。3c－sic比4h－sic具有显著的成本优势，因为它可以通过cvd沉积直接生长在si上。高质量硅的3c－sic外延层的可用性使得能够实现成本有效的基于sic的功率器件，例如适于在650v－1200v的区间工作。
3、与设置有硅衬底的类似器件相比，设置有碳化硅衬底的电子器件具有进一步的优点，低的导通输出电阻，低的漏电流和高的工作频率。特别地，sic肖特基二极管已经表现出更高的开关性能，使得sic电子器件特别有利于高频应用。
4、许多科学论文也报道了碳化硅(sic)mosfet器件的良好开关性能。从工业角度来看，除了开关性能之外，sic mosfet器件还具有良好的结构鲁棒性，这在电力系统中是期望的特性。
5、sic(特别是4h－sic)mosfet器件中的相关结构元件是栅极电介质(或
6、此外，在设计mosfet时，应该找到一种解决方案来克服当导通状态电阻减小时vth的不希望的减小。特别地，需要一种解决方案来增加vth，同时保持低的导通状态电阻。
7、氧化硅(sio2)通常在商业碳化硅mosfet中用作栅极电介质，这是因为通过sic的热氧化容易制造氧化硅。然而，sic的氧化速率低于硅的氧化速率，并且界面态密度比sio2/si堆叠高约2-3个数量级。为了减少界面态密度dit并改善使用sio2作为栅极电介质的4h－sic mosfet的沟道迁移率μfe，通常在富含氮(n2o，no)的环境中执行氧化后退火(poa)或沉积后退火(pda)步骤。然而，sic的热氧化以及poa和pda工艺通常需要高温(>1100℃)和长退火时间(在一些情况下高达8小时)。此外，所有这些工艺都在用no或n2o高温退火期间发生不可避免的界面再氧化，所有这些工艺导致在sio2/碳化硅界面处形成“无序”区域。该无序界面的特征在于存在siox和c非化学计量缺陷，其对沟道迁移率和阈值电压(vth)的稳定性具有负面影响。
8、此外，由于与4h－sic相比sio2的介电常数低，在高压操作条件下，sio2内的电场比sic的电场高约2.5倍。因此，当电场达到4h－sic的临界场(约为3－4mv/cm)时，根据高斯定律，sio2栅极电介质受到约2.3倍大的电场，即约7－9mv/cm。因此，sio2电介质将处于高应力和低可靠性条件下。
9、根据申请人已知的解决方案，为了减少碳化硅氧化所需的热预算，通过cvd沉积的sio2层可以用作sio2 mosfet中的栅极绝缘体。
10、根据申请人已知的解决方案，已经提出了高磁导率电介质(例如al2o3，hfo2，la2o3)来衰减栅极绝缘体中的电场。然而，在该工艺中，sio2层可能在界面处形成，导致碳相关缺陷(例如空位，间隙，c－c二聚体，碳簇等)的生成，这可能引起moscap(“金属氧化物半导体电容器”)中的电压vfb(平带电压)的不稳定性。
11、根据申请人已知的解决方案，已经提出了al2o3膜作为栅极绝缘体以调节sicmosfet中的vth值。特别地，可以使用高k绝缘体(称为“高k”材料)来增加碳化硅mosfet的导通状态中的vth值。然而，高k电介质的集成受到它们在形成sic器件中的接触所需的热预算(>800℃)下对结晶现象的敏感性的限制。此外，绝缘体的带隙随着其介电常数的增加而减小；因此，简单的高k的选择通常导致与sic的小带隙偏移，并因此导致高漏电流。
12、因此，需要提供一种解决上述问题的方案。
技术实现思路
1、根据本公开，提供了如所附权利要求中限定的电子器件及其制造方法。
本文档来自技高网...【技术保护点】
1.一种电子器件，包括：
2.根据权利要求1所述的电子器件，其中：
3.根据权利要求1所述的电子器件，其中：
4.根据权利要求3所述的电子器件，其中所述第三绝缘层包括两个或更多个Al2O3和HfO2的交替层，或两个或更多个Al2O3和HfO2的交替层。
5.根据权利要求1所述的电子器件，还包括在所述半导体本体中的沟道区，所述沟道区被配置为在使用中容纳电流；
6.根据权利要求5所述的电子器件，在所述第一面处具有限定正界面电荷的正电荷载流子，所述电绝缘区域被设计成具有电子陷阱态，所述电子陷阱态生成负电荷以便至少部分地平衡所述正界面电荷。
7.根据权利要求1所述的电子器件，其中所述电子器件是包括源极端子和漏极端子的MOSFET；
8.根据权利要求1所述的电子器件，其中所述电子器件是二极管，并且包括：
9.根据权利要求8所述的电子器件，其中所述二极管是肖特基二极管，所述肖特基二极管包括至少一个金属－半导体结，所述金属－半导体结由在所述阳极端子和所述半导体本体之间横向于所述沟槽的电接触区域形成。
10.一种制造电子器件的方法，包括：
11.根据权利要求10所述的方法，其中：
12.根据权利要求10所述的方法，其中：
13.根据权利要求12所述的方法，其中所述第三绝缘层包括两个或更多个Al2O3和HfO2的交替层，或两个或更多个Al2O3和HfO2的交替层。
14.根据权利要求10所述的方法，其中形成所述第二绝缘层和所述第三绝缘层包括通过ALD技术进行相应的沉积。
15.根据权利要求10所述的方法，还包括在所述半导体本体中的沟道区，所述沟道区被配置为在使用中容纳电流；
16.根据权利要求10所述的方法，其中所述电子器件是MOSFET，
17.根据权利要求10所述的方法，其中所述电子器件是二极管，所述制造包括：
18.一种器件，包括：
19.根据权利要求18所述的器件，其中
...【技术特征摘要】
1.一种电子器件，包括：
2.根据权利要求1所述的电子器件，其中：
3.根据权利要求1所述的电子器件，其中：
4.根据权利要求3所述的电子器件，其中所述第三绝缘层包括两个或更多个al2o3和hfo2的交替层，或两个或更多个al2o3和hfo2的交替层。
5.根据权利要求1所述的电子器件，还包括在所述半导体本体中的沟道区，所述沟道区被配置为在使用中容纳电流；
6.根据权利要求5所述的电子器件，在所述第一面处具有限定正界面电荷的正电荷载流子，所述电绝缘区域被设计成具有电子陷阱态，所述电子陷阱态生成负电荷以便至少部分地平衡所述正界面电荷。
7.根据权利要求1所述的电子器件，其中所述电子器件是包括源极端子和漏极端子的mosfet；
8.根据权利要求1所述的电子器件，其中所述电子器件是二极管，并且包括：
9.根据权利要求8所述的电子器件，其中所述二极管是肖特基二极管，所述肖特基二极管包括至少一个金属－半导...
【专利技术属性】
技术研发人员：P·菲奥伦扎，F·罗卡福尔特，E·扎内蒂，M·G·萨吉奥，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。