【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及计算机架构领域，以及更具体涉及专用多线程计算机架构。
技术介绍
1、数据中心可以包括一个或多个平台，每个平台包括至少一个处理器和关联的存储器模块。数据中心的每个平台可以促进与在平台上正运行的各种应用关联的任何适合数量的过程的执行。这些过程可以由平台的处理器和其它关联的逻辑来执行。此外，每个平台可以包括i/o控制器(诸如网络适配器装置)，其可以用于在网络上发送和接收数据，以供各种应用使用。
技术实现思路
【技术保护点】
1.一种系统，包括：
2.如权利要求1所述的系统，其中，所述图形处理核的集合中的每个图形处理核包括实现相应多个多线程管线的电路模块。
3.如权利要求2所述的系统，其中，所述图形处理核的集合中的每个图形处理核进一步包括除了所述多个多线程管线之外还实现一个或多个单线程管线的电路模块。
4.如权利要求1-3中的任一项所述的系统，其中，所述密集计算核的集合中的每个密集计算核包括相应的计算电路阵列。
5.如权利要求4所述的系统，其中，所述计算电路阵列包括二维脉动阵列。
6.如权利要求4-5中的任一项所述的系统，其中，所述计算电路模块的配置包括所述计算电路阵列的配置。
7.如权利要求4-6中的任一项所述的系统，其中，所述特定密集计算核的存储器包括本地暂存器存储器。
8.如权利要求1-7中的任一项所述的系统，其中，所述图形处理核的集合中的一个或多个图形处理核驻留在与所述图形处理核的集合中的一个或多个图形处理核相同的管芯上。
9.如权利要求8所述的系统，其中，所述图形处理核的集合中的另一图形处理核处于
10.如权利要求1-9中的任一项所述的系统，其中，所述图形处理核的集合中的每个图形处理核对与基于图形的数据结构关联的稀疏计算被优化。
11.如权利要求1-10中的任一项所述的系统，其中，所述图形处理核的集合和所述密集计算核的集合在网络中被互连，以及所述网络包括高基数低直径网络。
12.如权利要求1-11中的任一项所述的系统，其中，所述请求包括单个指令，以及所述特定图形处理核包括解码器以对所述单个指令进行解码，并且进一步包括执行单元以执行所述单个指令以使所述功能被执行。
13.如权利要求1-12中的任一项所述的系统，其中，所述单个指令包括：程序计数器字段，识别与所述请求关联的所述一个或多个功能中将被执行的第一功能；第一地址字段，识别第一操作数数据的位置；第二地址字段，识别第二操作数数据的位置；第三地址字段，识别所述一个或多个功能的输出的目的地；以及密集核地址字段，识别所述特定密集计算核的地址。
14.一种设备，包括：
15.如权利要求14所述的设备，其中，所述单个指令的执行使所述一个或多个功能在所述计算电路阵列上被起动。
16.如权利要求15所述的设备，其中，起动所述一个或多个功能包括将所述计算电路模块阵列和所述存储器配置用于所述一个或多个功能。
17.如权利要求15-16中的任一项所述的设备，其中，所述单个指令对应于将所述一个或多个功能从稀疏计算核卸载到所述密集计算核的请求，以及所述单个指令的执行使所述请求被排队，并且所述请求的状态使用所述密集计算核的硬件被监测。
18.如权利要求17所述的设备，其中，所述单个指令的所述执行使响应消息对所述稀疏计算核被生成，以识别由所述密集计算核对所述一个或多个功能的接受。
19.如权利要求17-18中的任一项所述的设备，其中，所述单个指令由所述稀疏计算核发布。
20.一种方法，包括：
21.如权利要求20所述的方法，进一步包括使用所述结果使用所述特定稀疏核来执行所述工作负荷的附加部分。
22.如权利要求21所述的方法，其中，其中，所述工作负荷包括图形分析算法。
23.如权利要求20-22中的任一项所述的方法，进一步包括检测所述部分包括密集计算功能，并且基于检测所述部分包括所述密集计算功能来生成所述卸载请求。
24.如权利要求23所述的方法，其中，所述密集计算功能包括卷积、快速傅立叶变换(FFT)或者一般矩阵乘法(GeMM)功能中的一个。
25.如权利要求20-24中的任一项所述的方法，进一步包括：
26.如权利要求25所述的方法，其中，起动所述工作负荷的所述部分的执行包括：
27.一种系统，包括执行如权利要求20-26中的任一个的方法的部件。
28.一种存储器控制器，包括：
29.如权利要求28所述的存储器控制器，其中：
30.如权利要求29所述的存储器控制器，其中，所述控制电路模块将进一步：
31.如权利要求29-30中的任何权利要求所述的存储器控制器，其中，所述多个读命令中的每个读命令用于与直接先前的读命令不同的存储器秩。
32.如权利要求28-31中的任何权利要求所述的存储器控制器，其中，每个读命令进一步使所述8字节的数据在16个循环上从所述第一存储器秩或所述第二存储器秩被读取。
33.如权利要求28-32...
【技术特征摘要】
【国外来华专利技术】
1.一种系统，包括：
2.如权利要求1所述的系统，其中，所述图形处理核的集合中的每个图形处理核包括实现相应多个多线程管线的电路模块。
3.如权利要求2所述的系统，其中，所述图形处理核的集合中的每个图形处理核进一步包括除了所述多个多线程管线之外还实现一个或多个单线程管线的电路模块。
4.如权利要求1-3中的任一项所述的系统，其中，所述密集计算核的集合中的每个密集计算核包括相应的计算电路阵列。
5.如权利要求4所述的系统，其中，所述计算电路阵列包括二维脉动阵列。
6.如权利要求4-5中的任一项所述的系统，其中，所述计算电路模块的配置包括所述计算电路阵列的配置。
7.如权利要求4-6中的任一项所述的系统，其中，所述特定密集计算核的存储器包括本地暂存器存储器。
8.如权利要求1-7中的任一项所述的系统，其中，所述图形处理核的集合中的一个或多个图形处理核驻留在与所述图形处理核的集合中的一个或多个图形处理核相同的管芯上。
9.如权利要求8所述的系统，其中，所述图形处理核的集合中的另一图形处理核处于不同的管芯上。
10.如权利要求1-9中的任一项所述的系统，其中，所述图形处理核的集合中的每个图形处理核对与基于图形的数据结构关联的稀疏计算被优化。
11.如权利要求1-10中的任一项所述的系统，其中，所述图形处理核的集合和所述密集计算核的集合在网络中被互连，以及所述网络包括高基数低直径网络。
12.如权利要求1-11中的任一项所述的系统，其中，所述请求包括单个指令，以及所述特定图形处理核包括解码器以对所述单个指令进行解码，并且进一步包括执行单元以执行所述单个指令以使所述功能被执行。
13.如权利要求1-12中的任一项所述的系统，其中，所述单个指令包括：程序计数器字段，识别与所述请求关联的所述一个或多个功能中将被执行的第一功能；第一地址字段，识别第一操作数数据的位置；第二地址字段，识别第二操作数数据的位置；第三地址字段，识别所述一个或多个功能的输出的目的地；以及密集核地址字段，识别所述特定密集计算核的地址。
14.一种设备，包括：
15.如权利要求14所述的设备，其中，所述单个指令的执行使所述一个或多个功能在所述计算电路阵列上被起动。
16.如权利要求15所述的设备，其中，起动所述一个或多个功能包括将所述计算电路模块阵列和所述存储器配置用于所述一个或多个功能。
17.如权利要求15-16中的任一项所述的设备，其中，所述单个指令对应于将所述一个或多个功能从稀疏计算核卸载到所述密集计算核的请求，以及所述单个指令的执行使所述请求被排队，并且所述请求的状态使用所述密集计算核的硬件被监测。
18.如权利要求17所述的设备，其中，所述单个指令的所述执行使响应消息对所述稀疏计算核被生成，以识别由所述密集计算核对所述一个或多个功能的接受。
19.如权利要求17-18中的任一项所述的设备，其中，所述单个指令由所述稀疏计算核发布。
20.一种方法，包括：
21.如权利要求20所述的方法，进一步包括使用所述结果使用所述特定稀疏核来执行所述工作负荷的附加部分。
22.如权利要求21所述的方法，其中，其中，所述工作负荷包括图形分析算法。
23.如权利要求20-22中的任一项所述的方法，进一步包括检测所述部分包括密集计算功能，并且基于检测所述部分包括所述密集计算功能来生成所述卸载请求。
24.如权利要求23所述的方法，其中，所述密集计算功能包括卷积、快速傅立叶变换(fft)或者一般矩阵乘法(gemm)功能中的一个。
25.如权利要求20-24中的任一项所述的方法，进一步包括：
26.如权利要求25所述的方法，其中，起动所述工作负荷的所述部分的执行包括：
27.一种系统，包括执行如权利要求20-26中的任一个的方法的部件。
28.一种存储器控制器，包括：
29.如权利要求28所述的存储器控制器，其中：
30.如权利要求29所述的存储器控制器，其中，所述控制电路模块将进一步：
31.如权利要求29-30中的任何权利要求所述的存储器控制器，其中，所述多个读命令中的每个读命令用于与直接先前的读命令不同的存储器秩。
32.如权利要求28-31中的任何权利要求所述的存储器控制器，其中，每个读命令进一步使所述8字节的数据在16个循环上从所述第一存储器秩或所述第二存储器秩被读取。
33.如权利要求28-32中的任何权利要求所述的存储器控制器，其中：
34.如权利要求33所述的存储器控制器，其中，所述控制电路模块经由所述第一芯片选择接口和所述第二芯片选择接口有选择地激活所述第一存储器秩和所述第二存储器秩以使所述多个读命令在所述第一存储器秩与所述第二存储器秩之间进行交替将进一步：
35.如权利要求28-34中的任何权利要求所述的存储器控制器，其中，所述存储器模块是双秩存储器模块。
36.如权利要求35所述的存储器控制器，其中，所述双秩存储器模块是双倍数据速率5(ddr5)双秩存储器模块。
37.如权利要求36所述的存储器控制器，其中，所述命令总线是所述ddr5双秩存储器模块的命令/地址(ca)总线。
38.如权利要求35-37中的任何权利要求所述的存储器控制器，其中，所述秩双存储器模块是双列直插存储器模块(dimm)。
39.包括指令的一个或多个非暂态计算机可读介质，所述指令在由存储器控制器执行时使所述存储器控制器：
40.如权利要求39所述的计算机可读介质，其中，所述多个读命令中的每个读命令用于与直接先前的读命令不同的存储器秩。
41.如权利要求39-40中的任何权利要求所述的计算机可读介质，其中，每个读命令进一步使所述8字节的数据在16个循环上从所述第一存储器秩或所述第二存储器秩被读取。
42.如权利要求39-41中的任何权利要求所述的计算机可读介质，其中，所述指令进一步使所述存储器控制器：
43.如权利要求42所述的计算机可读介质，其中，使所述存储器控制器经由所述多个芯片选择接口有选择地激活所述第一存储器秩和所述第二存储器秩以使所述多个读命令在所述第一存储器秩与所述第二存储器秩之间进行交替的指令进一步使所述存储器控制器：
44.如权利要求39-43中的任何权利要求所述的计算机可读介质，其中，所述存储器模块是双秩存储器模块。
45.如权利要求44所述的计算机可读介质，其中，所述双秩存储器模块是双倍数据速率5(ddr5)双秩存储器模块。
46.一种系统，包括：
47.如权利要求46所述的系统，其中，所述处理器包括图形处理节点，其中所述图形处理节点包括一个或多个单线程核或者一个或多个多线程核。
48.一种设备，包括：
49.如权利要求48所述的设备，其中，所述存储器控制器电路模块将通过对所述第一和第二延迟线值求平均来确定所述第三延迟线值。
50.如权利要求48或49所述的设备，其中，所述第一和第二延迟线值用于时钟信号与数据选通信号之间的偏斜。
51.如权利要求48或49所述的设备，其中，所述第一和第二延迟线值用于数据选通信号与数据信号之间的偏斜。
52.如权利要求48或49所述的设备，其中，所述第一和第二延迟线值用于时钟信号与命令信号之间的偏斜。
53.如权利要求48或49所述的设备，其中，所述第一和第二延迟线值用于时钟信号与通道选择信号之间的偏斜。
54.如权利要求48-53中的任一项所述的设备，其中，所述存储器控制器电路模块将进一步使用每个命令的所述第三延迟线值将命令交错到所述第一和第二秩。
55.一种方法，包括：
56.如权利要求55所述的方法，其中，确定所述第三延迟线值包括对所述第一和第二延迟线值求平均。
57.如权利要求55或56所述的方法，其中，所述第一和第二延迟线值用于时钟信号与数据选通信号之间的偏斜。
58.如权利要求55或56所述的方法，其中，所述第一和第二延迟线值用于数据选通信号与数据信号之间的偏斜。
59.如权利要求55或56所述的方法，其中，所述第一和第二延迟线值用于时钟信号与命令信号之间的偏斜。
60.如权利要求55或56所述的方法，其中，所述第一和第二延迟线值用于时钟信号与通道选择信号之间的偏斜。
61.如权利要求55-60中的任一项所述的方法，进一步包括使用每个命令的所述第三延迟线值来交错被发送到所述第一和第二秩的命令。
62.包括指令的一个或多个非暂态计算机可读介质，所述指令在由存储器控制器执行时使所述存储器控制器：
63.如权利要求62所述的计算机可读介质，其中，所述存储器控制器电路模块将通过对所述第一和第二延迟线值求平均来确定所述第三延迟线值。
64.如权利要求62或63所述的计算机可读介质，其中，所述第一和第二延迟线值用于时钟信号与数据选通信号之间的偏斜。
65.如权利要求62或63所述的计算机可读介质，其中，所述第一和第二延迟线值用于数据选通信号与数据信号之间的偏斜。
66.如权利要求62或63所述的计算机可读介质...
【专利技术属性】
技术研发人员：J·B·弗里曼，B·奥，S·D·普拉甘地，K·P·马，R·S·帕沃洛斯基，B·C·克里希那穆蒂，S·夏玛，S·P·瓦桑莎库马尔，J·霍华德，D·S·克洛登，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。