System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种基于FPGA和深度学习的调制方式识别方法技术_技高网
当前位置: 首页 > 专利查询>吉林大学专利>正文

一种基于FPGA和深度学习的调制方式识别方法技术

技术编号:40516998 阅读:6 留言:0更新日期:2024-03-01 13:34
一种基于FPGA和深度学习的调制方式识别方法,本发明专利技术涉及基于FPGA和深度学习的调制方式识别方法,本发明专利技术的目的是在FPGA平台上使用轻量化的Transformer来实现调制方式识别,并在较复杂的调制方式下实现高精度,低延迟和低功耗。过程为:获得训练好的深度学习模型,导出权重和偏置;使用Vivado HLS工具将深度学习模型的算法搭建在PYNQ‑Z2的PL端,得到编译好的代码;通过编译好的代码生成HDL的IP核;将IP核导入Vivado中,得到.bit文件、.tcl文件和.hwh文件并保存;将待测数据、权重和偏置以及保存的文件存储到PYNQ‑Z2的SD卡中;将待测数据、权重和偏置存储到PYNQ‑Z2的ARM里;将PYNQ‑Z2的ARM里的待测数据、权重和偏置传输到FPGA,得到分类结果,分类结果返回到PYNQ‑Z2的ARM里。本发明专利技术属于深度学习、无线通信领域。

【技术实现步骤摘要】

本专利技术涉及基于fpga和深度学习的调制方式识别方法,属于深度学习、无线通信领域。


技术介绍

1、调制方式识别是指在有限或者没有先验信息的条件下,识别接收到的未知信号调制方式。调制识别技术在军用和民用领域都有着广泛的应用。根据是否应用深度学习算法,可以将现有的调制识别算法分成两大类:经典调制识别算法和基于深度学习的智能调制识别算法。通过神经网络自动提取和训练样本,能够分析未处理的i/q样本,而不需要特定于应用程序且计算成本高昂的特征提取和选择算法,有效地弥补了传统调制识别方法的不足,实现了更高的识别精度。

2、现有方法大多只关注识别的精度,模型延迟和资源消耗通常不受关注。然而,无线通信中的数据以高速率运行,大量i/q数据样本将在接收端进行处理,因此在实时操作中通常需要考虑系统的延迟。另一个问题是需要满足对资源消耗的严格限制。事实上,具有大量神经元/层/参数的模型必然需要额外的硬件和能耗,而这些在嵌入式系统中显然是稀缺的资源。

3、对于调制方式识别,目前缺乏在嵌入式设备上实现实时深度学习的方案,而且现有的方案可识别的调制类型较少。fpga具有的可重构、低功耗、高性能等优势,通过设计一种基于fpga的实时调制方式识别方案,可以兼顾模型的精度、延迟和资源消耗。

4、如今,transformer在许多领域已经超越了卷积类型的模型。现有文献已验证过resnet可以在24种调制方式下实现较高的分类精度。用来分类的数据是iq数据,不同调制方式对应的星座图是不同的,但有些调制方式的星座图比较相似,resnet是通过多层不断下采样获取更大感受野来融合更广范围的信息,当感受野不够大时,这些星座图相似的调制方式在分类时很容易相互混淆,造成精度损失。


技术实现思路

1、本专利技术的目的是在fpga平台上使用轻量化的transformer来实现调制方式识别,并在较复杂的调制方式下实现高精度,低延迟和低功耗;而提出一种基于fpga和深度学习的调制方式识别方法。

2、一种基于fpga和深度学习的调制方式识别方法具体过程为:

3、步骤一:获得深度学习模型的训练集;

4、步骤二:基于训练集训练深度学习模型,直至收敛,获得训练好的深度学习模型;

5、步骤三:将训练好的深度学习模型的权重和偏置导出;

6、步骤四:使用vivado hls工具将深度学习模型的算法搭建在pynq-z2的pl端,得到编译好的代码;

7、步骤五:通过编译好的代码生成hdl的ip核;

8、步骤六:将ip核导入vivado中,得到.bit文件、.tcl文件和.hwh文件,将.bit文件,.tcl文件和.hwh文件保存;

9、步骤七:将待测数据、步骤三导出的权重和偏置以及步骤六保存的.bit文件、.tcl文件和.hwh文件存储到pynq-z2的sd卡中;

10、步骤八:调用overlay完成ip核的代码烧录,在pynq-z2的arm上划分存储区域,将sd卡中待测数据、步骤三的权重和偏置存储到pynq-z2的arm里;

11、步骤九:通过axi总线,将pynq-z2的arm里的待测数据、权重和偏置传输到fpga,得到分类结果,分类结果返回到pynq-z2的arm里。

12、本专利技术的有益效果为:

13、本专利技术使用的fpga开发板是pynq-z2,使用vivado hls来设计算法。vivado hls支持c、c++和systemc对可编程设备进行编程,而无需手动创建rtl,从而加快了ip核心的创建。hls设计的主要输入是c/c++/systemc设计和基于c的测试台。之后,启动了c仿真、c合成、导出rtl,hls设计可以以ip核的形式导入到其他xilinx工具中,最后将设计烧到fpga中运行。这里需要熟悉hls的一些优化方法,提高计算的并行性,在满足于硬件资源消耗的前提下,实现算法的低延迟和低功耗。

14、resnet是通过多层不断下采样获取更大感受野来融合更广范围的信息,当感受野不够大时,这些星座图相似的调制方式在分类时很容易相互混淆,造成精度损失;而transformer不存在这个问题,因为transformer单层就可以融合全部的信息做决策。因此,我们已经验证过transformer在调制方式识别问题上可以达到较高的分类精度,分类精度大于resnet。同时,由于resnet大量堆叠卷积层,它的延迟和资源一般也都远大于transformer。通过设计一种轻量化的transformer并在fpga上实现实时调制方式识别,可以在较复杂的调制方式下实现高精度,低延迟和低功耗。

15、cpu在处理深度学习算法的速度较慢,gpu的成本和功耗较高。相比之下,fpga由于其并行计算及低功耗的特性,是比较适合用来做神经网络加速器的硬件平台。

16、本专利技术所提创新点:

17、1、通过轻量化的transoformer实现调制方式识别达到高精度;

18、2、通过合理的措施在pynq-z2上实现transoformer模型,达到高性能,低延迟和低功耗。

19、本专利技术针对于调制方式识别问题,在具有复杂调制方式的公开数据集下,我们设计了一种高精度、低延迟、低功耗的解决方案,精度能达到95%,延迟仅有2ms,且功耗仅有4.5w。

本文档来自技高网...

【技术保护点】

1.一种基于FPGA和深度学习的调制方式识别方法,其特征在于:所述方法具体过程为:

2.根据权利要求1所述的一种基于FPGA和深度学习的调制方式识别方法,其特征在于:所述步骤一中获得深度学习模型的训练集;

3.根据权利要求2所述的一种基于FPGA和深度学习的调制方式识别方法,其特征在于:所述深度学习模型为Vision Transformer模型。

4.根据权利要求3所述的一种基于FPGA和深度学习的调制方式识别方法,其特征在于:所述步骤六中将IP核导入Vivado中,得到.bit文件、.tcl文件和.hwh文件,将.bit文件,.tcl文件和.hwh文件保存;

5.根据权利要求4所述的一种基于FPGA和深度学习的调制方式识别方法,其特征在于:所述基于FPGA和深度学习的调制方式识别方法还包括:

【技术特征摘要】

1.一种基于fpga和深度学习的调制方式识别方法,其特征在于:所述方法具体过程为:

2.根据权利要求1所述的一种基于fpga和深度学习的调制方式识别方法,其特征在于:所述步骤一中获得深度学习模型的训练集;

3.根据权利要求2所述的一种基于fpga和深度学习的调制方式识别方法,其特征在于:所述深度学习模型为vision transformer模型。

【专利技术属性】
技术研发人员:李赞齐忠政
申请(专利权)人:吉林大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1