【技术实现步骤摘要】
本专利技术属于存内计算，更具体地，本专利技术涉及一种支持硬件故障随机覆盖的锁步存内计算结构。
技术介绍
1、基于sram的存内计算技术，可以减少数据在处理器和内存存储器之间的频繁传输，从而提高系统性能，降低功耗和成本,大幅提升芯片算力和能效比，该存内计算技术也正被用于汽车电子系统中的算力芯片采用。
2、现有提升功能安全的方式都是采用一对一成对锁步对比(lock-step)的思路实现的，无论是在存内计算模块内部或是外部实现锁步功能，都是采用相同的两个存内计算完整模块或是模块内的两个完全相同的计算通道(io)，一对一的进行锁步比较。
3、一对一成对锁步对比的方案使得其计算资源的使用效率固定为50％，在一些只需要较低硬件故障覆盖率的功能安全级别的应用场景中，往往只需要到达10％的平均硬件故障覆盖率(比如iso26262中的asil-b)即可，采用上述技术方案，极大地浪费了硬件计算和存储资源。
技术实现思路
1、本专利技术提供一种支持硬件故障随机覆盖的锁步存内计算结构，旨在改善上述问题。
2、本专利技术是这样实现的，一种支持硬件故障随机覆盖的锁步存内计算结构，所述存内计算结构包括：
3、n个io通道和一个锁步计算io通道；
4、第一选择器，输入端连接n个io通道的输出；
5、第二选择器，输出端连接锁步计算io通道的输入；
6、随机数发生器rng的输出连接至第一选择器及第二选择器；
7、锁步计算i
8、进一步的，随机数发生器rng随机生成伪随机数序列，将产生的伪随机数序列输出至第一选择器和第二选择器。
9、进一步的，第一选择器选择将伪随机数序列对应的输入端i连接io通道i的运算结果进行输出；第二选择器选择伪随机数序列对应输入端输入的系数向量wi输出至锁步计算io通道的存储单元进行缓存，i的取值为1～n。
10、进一步的，每个io通道及锁步计算io通道包括存储单元、乘法器及累加器，存储单元内存储有对应io通道的系数向量w。
11、进一步的，输入向量xin都是并行输入所有io通道及锁步计算io通道，所有io通道与锁步计算io通道的输入向量xin相同。
12、进一步的，第一选择器基于随机数发生器rng产生的伪随机数序列选择将伪随机数序列对应的输入端i连接io通道i的运算结果xin*wi输出至异或比较器xor；
13、锁步计算io通道将输入向量xin与存储在存储单元中的系数向量wi进行乘运算，将运算结果xin*wi输出至异或比较器xor。
14、进一步的，在异或比较器xor输出为0时，ls_fail＝0代表工作正常，在异或比较器xor输出为1时，则ls_fail＝1，代表出现功能异常。
15、进一步的，每个io通道及锁步计算io通道基于累加器对运算结果进行累加后输出至异或比较器xor，若累加后的两个运算结果的所有位均相同，则异或比较器xor输出为0，若任何一位有差异，异或比较器xor输出为1。
16、本专利技术提供的支持硬件故障随机覆盖的锁步存内计算结构具有如下有益技术效果：
17、(1)在原有的多路计算通道的基础上额外增加了一路或多路专用的锁步计算通道(io-lock)作为普通计算通道共用的影子(shadow)计算通道，并通过硬件分时随机选择其他通道进行锁步比对检测；
18、(2)通过分时共用锁步计算通道对普通计算通道进行锁步比对检测，极大的减少了硬件实现代价。
19、(3)利用随机数发生器产生被检测通道的选择信号，实现对整体存内计算模块的随机覆盖。
20、(4)在每一次加载计算系数矩阵前重新随机确定被检测通道，可保证在连续多次的计算中实现对存内计算模块的全硬件覆盖。
本文档来自技高网...【技术保护点】
1.一种支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，所述存内计算结构包括：
2.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，每个IO通道及锁步计算IO通道包括存储单元、乘法器及累加器，存储单元内存储有对应IO通道的系数向量W。
3.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，随机数发生器RNG随机生成伪随机数序列，将产生的伪随机数序列输出至第一选择器和第二选择器。
4.如权利要求3所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，第一选择器选择将伪随机数序列对应的输入端i连接IO通道i的运算结果进行输出；第二选择器选择伪随机数序列对应输入端输入的系数向量Wi输出至锁步计算IO通道的存储单元进行缓存，i的取值为1～N。
5.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，输入向量XIN并行输入所有IO通道及锁步计算IO通道，所有IO通道与锁步计算IO通道的输入向量XIN相同。
6.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征
7.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，在异或比较器XOR输出为0时，LS_FAIL＝0代表工作正常，在异或比较器XOR输出为1时，则LS_FAIL＝1，代表出现功能异常。
8.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，每个IO通道及锁步计算IO通道基于累加器对运算结果进行累加后输出至异或比较器XOR，若累加后的两个运算结果的所有位均相同，则异或比较器XOR输出为0，若任何一位有差异，异或比较器XOR输出为1。
...【技术特征摘要】
1.一种支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，所述存内计算结构包括：
2.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，每个io通道及锁步计算io通道包括存储单元、乘法器及累加器，存储单元内存储有对应io通道的系数向量w。
3.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，随机数发生器rng随机生成伪随机数序列，将产生的伪随机数序列输出至第一选择器和第二选择器。
4.如权利要求3所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，第一选择器选择将伪随机数序列对应的输入端i连接io通道i的运算结果进行输出；第二选择器选择伪随机数序列对应输入端输入的系数向量wi输出至锁步计算io通道的存储单元进行缓存，i的取值为1～n。
5.如权利要求1所述支持硬件故障随机覆盖的锁步存内计算结构，其特征在于，输入向量xin...
【专利技术属性】
技术研发人员：胡健，
申请(专利权)人：上海砺群科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。