用于背面处理架构的蚀刻停止层制造技术

一种集成电路结构包括：包括碳、氧或氢中的至少一种以及硅的第一层以及位于第一层上方并且包括多个晶体管的器件层。第一互连结构位于所述器件层上方并且包括第一导电互连特征。第二互连结构位于所述第一层下方并且包括第二导电互连特征。在示例中，所述第二导电互连特征中的一个或多个穿过所述第一层的底表面。一个或多个第三导电互连特征垂直穿过所述器件层延伸至所述第一层的顶表面。在示例中，所述一个或多个第三导电互连特征与所述第二导电互连特征中的穿过所述第一层的底表面的相应一个或多个第二导电互连特征接触。

【技术实现步骤摘要】
【国外来华专利技术】

技术介绍

1、微电子器件的制作涉及在微电子衬底(例如，硅晶圆)上形成电子部件。这些电子部件可以包括晶体管、电阻器、电容器以及其他有源和无源器件，它们具有上覆互连特征(例如，过孔和线)，从而向和/或从电子部件传输信号和电力。微电子器件的缩放导致了高密度的缩放互连特征。一种规避由电力和信号传输导致的正面互连的拥堵的方案包括使用背面电力输送网络(pdn)以及掩埋或背面电力轨(bpr)技术。然而，在缩放互连方面还有很多不可忽视的挑战。

技术实现思路

【技术保护点】

1.一种集成电路器件，包括：

2.根据权利要求1所述的集成电路器件，其中，所述第一导电互连特征在所述多个晶体管之间传输信号。

3.根据权利要求1所述的集成电路器件，其中，所述第二导电互连特征(i)在所述多个晶体管之间，并且(ii)从或向位于所述第二互连结构下方的一个或多个输入或输出(I/O)引脚传输信号。

4.根据权利要求1所述的集成电路器件，其中，所述第二导电互连特征向所述多个晶体管传输电力。

5.根据权利要求1所述的集成电路器件，其中，所述第一层具有处于3-20nm的范围内的厚度，其中，所述厚度是在所述器件层与所述一个或多个第二互连层中...

【技术特征摘要】
【国外来华专利技术】

1.一种集成电路器件，包括：

2.根据权利要求1所述的集成电路器件，其中，所述第一导电互连特征在所述多个晶体管之间传输信号。

3.根据权利要求1所述的集成电路器件，其中，所述第二导电互连特征(i)在所述多个晶体管之间，并且(ii)从或向位于所述第二互连结构下方的一个或多个输入或输出(i/o)引脚传输信号。

4.根据权利要求1所述的集成电路器件，其中，所述第二导电互连特征向所述多个晶体管传输电力。

5.根据权利要求1所述的集成电路器件，其中，所述第一层具有处于3-20nm的范围内的厚度，其中，所述厚度是在所述器件层与所述一个或多个第二互连层中的顶部第二互连层之间测得的。

6.根据权利要求1所述的集成电路，其中，所述第一层包括氧或氢中的至少一种以及碳。

7.根据权利要求1所述的集成电路，其中，所述一个或多个第三导电互连特征包括第一深导电过孔和第二深导电过孔，每个深导电过孔通过所述器件层的相应导体连接至所述晶体管中的一个或多个晶体管。

8.根据权利要求1所述的集成电路，其中，所述一个或多个第三导电互连特征包括掩埋或背面电力轨(bpr)，以向所述多个晶体管中的晶体管的端子传输电力。

9.根据权利要求1到8中的任一项所述的集成电路，其中，所述第一导电互连特征中的至少一个包括导电材料，并且阻挡层将所述导电材料与所述一个或多个第一互连层中的相应一个第一互连层的相邻电介质材料隔开。

10.根据权利要求1到8中的任一项所述的集成电路，其中，所述第二导电互连特征中的至少一个包括导电材料，并且阻挡层将所述导电材料与所述一个或多个第二互连层中的相应一个第二互连层的相邻电介质材料隔开。

11.根据权利要求1到8中的任一项所述的集成电路，其中，所述第二...

【专利技术属性】
技术研发人员：A·默西，P·马吉，P·帕坦加尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：