【技术实现步骤摘要】
本专利技术属于集成电路设计，具体属于一种基于cortex-r4架构的soc结构。
技术介绍
1、arm cortex-r4架构soc的指令空间通常从0x0000 0000地址开始，从0地址开始的前16mb地址空间映射到tcm访问接口(tcm空间分为atcm和btcm，两者尺寸均从4kb-8mb的范围内可配置，合计最大为16mb)，片内其他存储空间通常只能使用16mb后面的地址范围。处理器复位后，从tcm地址空间读取指令执行程序，因此tcm开始的这段地址空间一般用来存储复位后执行的指令，0x0000 0000开始的这段地址空间映射的物理存储单元决定了测试和应用的便利性。
2、第一种情况，若给tcm访问接口集成emif(外部存储器访问接口)控制器，则0地址开始的该段地址空间分配到芯片的存储器访问引脚，可通过ate测试机台实时给存储器访问引脚提供指令实现在线测试，此方案测试效率最高，降低了测试的时间成本，但是emif存储器空间由于集成在tcm访问接口上，因此只有最多16mb，无法外接sdram、flash等大容量存储器。若在片内集成第二个emif控制器，用于控制外接的大容量存储器，则实现了单芯片两套emif接口，单个emif接口通常需要约40-60个io，两个emif会占用太多的io资源，造成芯片面积增大、封装以及pcb设计复杂度提高。
3、第二种情况，若参考市面上很多arm cortex-r4架构的soc产品的设计方案，将0x0000 0000开始的这段地址空间映射到片内flash存储器，给tcm访问接口集成
技术实现思路
1、为了解决现有技术中存在的问题，本专利技术提供一种基于cortex-r4架构的soc结构，用于解决
技术介绍
中的问题，本专利技术相对于传统设计方案，提高了系统的可测试性并且没有增加额外的引脚开销，同时满足应用需求。
2、为实现上述目的，本专利技术提供如下技术方案：
3、一种基于cortex-r4架构的soc结构，包括系统处理器、emif1控制器、emif2控制器、管脚复用控制模块iomax和若干个功能外设模块；
4、所述系统处理器为cortex-r4处理器内核；所述系统处理器和若干个功能外设模块集成在片内总线系统bus matrix上；
5、所述系统处理器的tcm地址空间三套接口的atcm、b0tcm和b1tcm分别外接片内flash模块、emif1控制器和片内sram存储器；
6、所述emif2控制器支持大容量存储器的访问控制，所述emif2控制器的引脚emif2io和emif1控制器的引脚emif1 io均通过管脚复用控制模块iomax控制，所述emif2控制器和emif1控制器的对外引脚为emif io mux；
7、外部引脚mode输入给管脚复用控制模块iomax，决定模块内部寄存器mode reg的复位值，mode reg复位后通过片内总线接口进行配置。
8、优选的，所述系统处理器的总线接口为兼容arm公司axi协议的总线接口。
9、优选的，当emif io mux接口需要外接大容量的片外存储器时，片外存储器为sdram或flash存储器。
10、优选的，所述系统处理器连接调试接口jtag，当jtag接口外接调试器时，输入命令控制处理器进入调试模式访问内部地址空间，用来烧写片内的flash存储器。
11、优选的，所述系统处理器的配置输入端口loczrama由片外输入引脚mode驱动；
12、当mode为0时，初始地址0x0000 0000～0x003f ffff映射到b0tcm接口；当mode为1时，初始地址0x0000 0000～0x007f ffff映射到atcm接口。
13、优选的，所述系统处理器的配置输入端口cfgatcmsz和cfgbtcmsz两组输入决定处理器atcm、b0tcm和b1tcm的空间尺寸，大小范围为4kb-8mb。
14、优选的，所述iomax模块包括选择器mux1和选择器mux2；复位信号rstn分别连接至选择器mux1的选择端sel1和mode reg寄存器的复位端口；外部引脚mode输入连接选择器mux1的输入端0，片内总线访问控制输出连接选择器mux1的另一输入端1；所述选择器mux1的输出端连接mode reg寄存器的输入端d；mode reg寄存器输出端q连接选择器mux2的选择端sel2；所述emif2控制器的引脚emif2 io和emif1控制器的引脚emif1io分别连接选择器mux2的输入端，所述选择器mux2的输出端作为对外引脚emif io mux；
15、所述iomax模块，在复位信号rstn为0的时候，选择器mux1的输入sel1为0，mux1将mode引脚信号输出给mode reg寄存器，mode reg寄存器的q端控制选择器mux2的选择端sel2，mux2将片内的emif1 io信号或emif2 io信号和emif io mux引脚连通，这取决于mode信号为0或者为1；在复位信号rstn为1的时候，选择器mux1选择将总线访问控制输出信号给mode reg的输入端d，mode reg的q在下个时钟上升沿输出d端的值，控制选择器mux2的选择端sel2为0或者1，这取决于总线配置信息为0或者1，mux2根据配置信息将片内的emif1 io信号或者emif2 io信号和emif io mux引脚连通。因此实现了rstn为0复位期间mode引脚选择emif io mux控制权，rstn为1复位后总线访问选择emif io mux控制权。
16、优选的，所述外部引脚mode直接驱动loczrama信号给系统处理器。
17、优选的，当mode输入引脚为0时，为测试模式，用于进行ate在线测试，或用于不需要外接大容量片外存储器的应用场景；当mode输入引脚为1时，为功能模式，用于满足soc外接大容量片外存储器的使用需求。
18、与现有技术相比，本专利技术具有以下有益的技术效果：
19、本专利技术提供一种基于cortex-r4架构的soc结构，综合考虑芯片的易测试性和应用需求，在arm cortex-r4架构的前提下，提出一种基于片内双emif集成、管脚复用动态控制、地址空间灵活控制切换结构的soc结构，只需要一套emif对外io接口，功能模式下支持外接大容量片外存储器，并实现了测试模式下支持芯片快速在线测试以及免烧写flash，解决了现有技术无法兼顾芯片易测试性和应用需求的问题。本专利技术适用于所有cortex-r4架构的so本文档来自技高网...
【技术保护点】
1.一种基于CORTEX-R4架构的SoC结构，其特征在于，包括系统处理器、EMIF1控制器、EMIF2控制器、管脚复用控制模块IOMAX和若干个功能外设模块；
2.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，其特征在于，所述系统处理器的总线接口为兼容ARM公司AXI协议的总线接口。
3.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，其特征在于，当EMIF IOMUX接口需要外接大容量的片外存储器时，片外存储器为SDRAM或Flash存储器。
4.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，其特征在于，所述系统处理器连接调试接口JTAG，当JTAG接口外接调试器时，输入命令控制处理器进入调试模式访问内部地址空间，用来烧写片内的Flash存储器。
5.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，其特征在于，所述系统处理器的配置输入端口LOCZRAMA由片外输入引脚MODE驱动；
6.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，
7.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，其特征在于，所述IOMAX模块包括选择器MUX1和选择器MUX2；复位信号RSTN分别连接至选择器MUX1的选择端SEL1和Mode reg寄存器的复位端口；外部引脚MODE输入连接选择器MUX1的输入端0，片内总线访问控制输出连接选择器MUX1的另一输入端1；所述选择器MUX1的输出端连接Mode reg寄存器的输入端D；Mode reg寄存器输出端Q连接选择器MUX2的选择端SEL2；所述EMIF2控制器的引脚EMIF2 IO和EMIF1控制器的引脚EMIF1 IO分别连接选择器MUX2的输入端，所述选择器MUX2的输出端做为对外引脚EMIFIO MUX；
8.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，其特征在于，所述外部引脚MODE直接驱动LOCZRAMA信号给系统处理器。
9.根据权利要求1所述的一种基于CORTEX-R4架构的SoC结构，其特
...【技术特征摘要】
1.一种基于cortex-r4架构的soc结构，其特征在于，包括系统处理器、emif1控制器、emif2控制器、管脚复用控制模块iomax和若干个功能外设模块；
2.根据权利要求1所述的一种基于cortex-r4架构的soc结构，其特征在于，所述系统处理器的总线接口为兼容arm公司axi协议的总线接口。
3.根据权利要求1所述的一种基于cortex-r4架构的soc结构，其特征在于，当emif iomux接口需要外接大容量的片外存储器时，片外存储器为sdram或flash存储器。
4.根据权利要求1所述的一种基于cortex-r4架构的soc结构，其特征在于，所述系统处理器连接调试接口jtag，当jtag接口外接调试器时，输入命令控制处理器进入调试模式访问内部地址空间，用来烧写片内的flash存储器。
5.根据权利要求1所述的一种基于cortex-r4架构的soc结构，其特征在于，所述系统处理器的配置输入端口loczrama由片外输入引脚mode驱动；
6.根据权利要求1所述的一种基于cortex-r4架构的soc结构，其特征在于，所述系统处理器的配置...
【专利技术属性】
技术研发人员：罗敏涛，赵翠华，黄九余，娄冕，黄巾，李海松，李磊，张斌，许霁航，杨靓，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。