System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 沟槽型碳化硅功率器件及其制作方法技术_技高网

沟槽型碳化硅功率器件及其制作方法技术

技术编号:40426497 阅读:6 留言:0更新日期:2024-02-20 22:47
本申请提供了一种沟槽型碳化硅功率器件及其制作方法,该沟槽型碳化硅功率器件包括:衬底;第一外延层,位于衬底的表面上;第二外延层,位于第一外延层的表面上;第三外延层,位于第二外延层的表面上,第三外延层与第二外延层的掺杂类型相同且不同于第一外延层,第二外延层的掺杂浓度大于第三外延层;沟槽,至少贯穿第二外延层和第三外延层,沟槽具有第一侧壁、第二侧壁和第一底部;第一注入区,位于沟槽下方且与沟槽接触,第一注入区与第一外延层的掺杂类型不同;源区,位于第三外延层中;源极金属层,位于第三外延层的一侧;漏极金属层,位于衬底远离第一外延层的表面上。本申请有效缓解了现有技术中SiC MOS器件的可靠性问题。

【技术实现步骤摘要】

本申请涉及半导体,具体而言,涉及一种沟槽型碳化硅功率器件及其制作方法


技术介绍

1、sic mosfet(metal oxide semiconductor field effect transistor,金属氧化物半导体场效应晶体管)以耐高压高温、高频率、低功率损耗以及高开关速度等优势被广泛的应用于新能源汽车、交通轨道以及光伏等风口产业。sic mosfet根据其栅极结构可分为平面型mosfet(dmosfet)与沟槽型mosfet(trench mosfet)。相较于dmosfet,trenchmosfet具有更小导通电阻、更高功率密度等优势。然而,trench mosfet的栅极沟槽底部电场集中,高电场产生空穴和电子对,影响器件的可靠性。


技术实现思路

1、本申请的主要目的在于提供一种沟槽型碳化硅功率器件及其制作方法,以至少解决现有技术中沟槽栅sic mos器件由于沟槽底部电场集中,可靠性较差的问题。

2、为了实现上述目的,根据本申请的一个方面,提供了一种沟槽型碳化硅功率器件,包括:衬底;第一外延层,位于所述衬底的表面上;第二外延层,位于所述第一外延层的远离所述衬底的表面上;第三外延层,位于所述第二外延层的远离所述第一外延层的表面上,所述第三外延层与所述第二外延层的掺杂类型相同且不同于所述第一外延层的掺杂类型,所述第二外延层的掺杂浓度大于所述第三外延层的掺杂浓度;沟槽,至少贯穿所述第二外延层和所述第三外延层,所述沟槽具有第一侧壁、与所述第一侧壁相对设置的第二侧壁和第一底部;第一注入区,位于所述沟槽下方且与所述沟槽接触,所述第一注入区与所述第一外延层的掺杂类型不同;源区,位于所述第三外延层中;源极金属层,位于所述第三外延层远离所述第一外延层的一侧;漏极金属层,位于所述衬底远离所述第一外延层的表面上。

3、可选地,所述源区包括:多个第二注入区和多个第三注入区,多个所述第二注入区和多个所述第三注入区沿第一方向间隔交替排布,所述第二注入区与所述第一外延层的掺杂类型相同,且所述第二注入区的掺杂浓度大于所述第一外延层的掺杂浓度,所述第三注入区与所述第二外延层的掺杂类型相同,且所述第三注入区的掺杂浓度大于所述第二外延层的掺杂浓度,所述第一方向垂直于所述沟槽型碳化硅功率器件的厚度方向。

4、可选地,所述沟槽为u型结构,所述第一底部为平面结构,所述第一注入区完全包裹所述第一底部。

5、可选地,所述第二外延层和所述第三外延层的总厚度与所述沟槽的深度相同。

6、可选地,所述沟槽型碳化硅功率器件还包括:栅极电介质层,所述栅极电介质层设置在所述沟槽的内表面,位于所述第一侧壁和所述第二侧壁表面上的所述栅极电介质层的厚度相同,位于所述第一底部的所述栅极电介质层的厚度大于位于所述第二侧壁表面的所述栅极电介质层的厚度;栅电极,位于所述栅极电介质层的表面上。

7、可选地,所述沟槽为t型结构,所述第一底部包括第三侧壁、与第三侧壁相对设置的第四侧壁和第二底部,所述第一侧壁通过所述第三侧壁与所述第二底部连接,所述第二侧壁通过所述第四侧壁与所述第二底部连接,所述第一注入区完全包裹所述第一底部。

8、可选地,所述沟槽还位于所述第一外延层中,所述第一侧壁和第二侧壁均贯穿所述第三外延层和所述第二外延层,且与所述第一外延层的远离所述衬底的表面接触,所述第三侧壁和所述第四侧壁位于所述第一外延层中。

9、可选地,所述第一侧壁和所述第二侧壁在所述第一方向上的距离大于所述第三侧壁和所述第四侧壁在所述第一方向上的距离。

10、可选地,所述沟槽型碳化硅功率器件还包括:栅极电介质层,所述栅极电介质层设置在所述沟槽的内表面,所述第一底部内部填满所述栅极电介质层;栅电极,位于所述栅极电介质层的表面上。

11、根据本申请的另一方面,还提供了一种所述的沟槽型碳化硅功率器件的制作方法,包括:提供衬底;在所述衬底的裸露表面上外延生长第一预备外延层,在所述第一预备外延层远离所述衬底的表面上外延生长第二预备外延层,并在所述第二预备外延层远离所述第一预备外延层的表面上外延生长第三预备外延层,所述第三预备外延层与所述第二预备外延层的掺杂类型相同且不同于所述第一预备外延层的掺杂类型,所述第二预备外延层的掺杂浓度大于所述第三预备外延层的掺杂浓度;在所述第三预备外延层表面进行离子注入,以在所述第三预备外延层中形成预备源区;形成至少贯穿所述预备源区、所述第三预备外延层和所述第二预备外延层的预备沟槽,剩余的所述预备源区形成源区,剩余的所述第二预备外延层形成第二外延层,剩余的所述第三预备外延层形成第三外延层;在所述预备沟槽的底部形成第一注入区,剩余的所述预备沟槽形成沟槽,形成有所述第一注入区的所述第一预备外延层形成第一外延层;在所述第三外延层远离所述第二外延层的一侧形成源极金属层,在所述衬底远离所述第一外延层的表面形成漏极金属层。

12、应用本申请的技术方案,沟槽贯穿所述第二外延层与所述第三外延层与所述第一注入区接触,所述第一注入区的掺杂类型与所述第一外延层不同,两者接触界面形成了pn结,可以缓解沟槽底部电场集中问题,保证沟槽型碳化硅功率器件的耐压等级较高,从而保证了沟槽型碳化硅功率器件的可靠性较高,有利于实现沟槽型碳化硅功率器件的大规模两场。并且,本申请的所述第一外延层、所述第二外延层以及所述第三外延层沿远离衬底方向依次叠置,所述第二外延层和所述第三外延层的掺杂类型相同且不同于所述第一外延层,所述第二外延层和所述第三外延层的掺杂浓度依次减小,通过所述的多层外延结构,可以在不影响导通电路的情况下保证沟槽型碳化硅功率器件的击穿电压较高,提升了器件的可靠性。

本文档来自技高网...

【技术保护点】

1.一种沟槽型碳化硅功率器件,其特征在于,包括:

2.根据权利要求1所述的沟槽型碳化硅功率器件,其特征在于,所述源区包括:

3.根据权利要求2所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽为U型结构,所述第一底部为平面结构,所述第一注入区完全包裹所述第一底部。

4.根据权利要求3所述的沟槽型碳化硅功率器件,其特征在于,所述第二外延层和所述第三外延层的总厚度与所述沟槽的深度相同。

5.根据权利要求3所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽型碳化硅功率器件还包括:

6.根据权利要求2所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽为T型结构,所述第一底部包括第三侧壁、与第三侧壁相对设置的第四侧壁和第二底部,所述第一侧壁通过所述第三侧壁与所述第二底部连接,所述第二侧壁通过所述第四侧壁与所述第二底部连接,所述第一注入区完全包裹所述第一底部。

7.根据权利要求6所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽还位于所述第一外延层中,所述第一侧壁和第二侧壁均贯穿所述第三外延层和所述第二外延层,且与所述第一外延层的远离所述衬底的表面接触,所述第三侧壁和所述第四侧壁位于所述第一外延层中。

8.根据权利要求6所述的沟槽型碳化硅功率器件,其特征在于,所述第一侧壁和所述第二侧壁在所述第一方向上的距离大于所述第三侧壁和所述第四侧壁在所述第一方向上的距离。

9.根据权利要求6所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽型碳化硅功率器件还包括:

10.一种权利要求1至9中任一项所述的沟槽型碳化硅功率器件的制作方法,其特征在于,包括:

...

【技术特征摘要】

1.一种沟槽型碳化硅功率器件,其特征在于,包括:

2.根据权利要求1所述的沟槽型碳化硅功率器件,其特征在于,所述源区包括:

3.根据权利要求2所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽为u型结构,所述第一底部为平面结构,所述第一注入区完全包裹所述第一底部。

4.根据权利要求3所述的沟槽型碳化硅功率器件,其特征在于,所述第二外延层和所述第三外延层的总厚度与所述沟槽的深度相同。

5.根据权利要求3所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽型碳化硅功率器件还包括:

6.根据权利要求2所述的沟槽型碳化硅功率器件,其特征在于,所述沟槽为t型结构,所述第一底部包括第三侧壁、与第三侧壁相对设置的第四侧壁和第二底部,所述第一侧壁通过所述第三侧壁与所述第二底部连...

【专利技术属性】
技术研发人员:张鹏冯尹
申请(专利权)人:珠海格力电子元器件有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1