半导体结构及其形成方法技术

技术编号:40303692 阅读:22 留言:0更新日期:2024-02-07 20:49
一种半导体的结构及其形成方法,方法包括:提供基底,包括沟道区域以及位于所述沟道区域两侧的源漏区域;在所述沟道区域和源漏区域中,形成位于所述基底顶部的沟道凸起部、以及位于所述基底上且横跨所述沟道凸起部的栅极结构,所述栅极结构覆盖所述沟道凸起部的部分顶部和部分侧壁;在所述栅极结构两侧的沟道凸起部中形成位于所述源漏区域的凹槽,所述凹槽的侧壁露出所述沟道凸起部;在所述源漏区域的所述基底中形成绝缘层,所述绝缘层的顶面与所述基底的顶面相齐平;在所述凹槽中形成源漏掺杂层,所述源漏掺杂层的底部与所述绝缘层的顶部相接触。绝缘层降低了相邻器件的沟道之间经由源漏掺杂层底部的基底发生穿通的概率。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法


技术介绍

1、随着半导体制造技术的飞速发展,半导体晶体管朝着更高的元件密度,以及更高集成度的方向发展,半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体晶体管目前正被广泛应用,因此随着半导体晶体管的元件密度和集成度的提高,为了适应工艺节点的减小,不得不断缩短晶体管的沟道长度。

2、为了更好的适应晶体管尺寸按比例缩小的要求,半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应晶体管(finfet)、全包围栅极(gate-all-around,gaa)晶体管等。其中,全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中,栅极从四周包围沟道所在的区域,与平面晶体管相比,全包围栅极晶体管的栅极对沟道的控制能力更强,能够更好的抑制短沟道效应。

3、目前,全包围栅极(gate-all-around,gaa)晶体管的性能仍有待提高。


技术实现思路</b>

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,包括:

2.如权利要求1所述的半导体结构,其特征在于,所述绝缘层为离子掺杂层。

3.如权利要求2所述的半导体结构,其特征在于,所述离子掺杂层中掺杂离子的浓度为1.5E10atom/cm3至4E10atom/cm3。

4.如权利要求1所述的半导体结构,其特征在于,所述离子掺杂层的掺杂离子包括氧离子和氮离子中的一种或两种。

5.如权利要求1所述的半导体结构,其特征在于,所述绝缘层的材料包括氧化硅和氮化硅中的一种或两种。

6.如权利要求1所述的半导体结构,其特征在于,所述绝缘层的厚度为10纳米至20纳米...

【技术特征摘要】

1.一种半导体结构,其特征在于,包括:

2.如权利要求1所述的半导体结构,其特征在于,所述绝缘层为离子掺杂层。

3.如权利要求2所述的半导体结构,其特征在于,所述离子掺杂层中掺杂离子的浓度为1.5e10atom/cm3至4e10atom/cm3。

4.如权利要求1所述的半导体结构,其特征在于,所述离子掺杂层的掺杂离子包括氧离子和氮离子中的一种或两种。

5.如权利要求1所述的半导体结构,其特征在于,所述绝缘层的材料包括氧化硅和氮化硅中的一种或两种。

6.如权利要求1所述的半导体结构,其特征在于,所述绝缘层的厚度为10纳米至20纳米。

7.如权利要求1所述的半导体结构,其特征在于,所述沟道凸起部为悬置于所述基底上的沟道叠层结构,所述沟道叠层结构包括一个或多个在纵向上间隔设置的沟道层;

8.如权利要求1所述的半导体结构,其特征在于,所述器件栅极结构包括保形覆盖所述沟道凸起部部分顶部和部分侧壁的栅介质层、以及覆盖所述栅介质层的栅电极层;

9.一种半导体结构的形成方法,其特征在于,包括:

10.如权利要求9所述的半导体结构的形成方法,其特征在于,形成所述凹槽后,在所述源漏区域的所述基底中形成绝缘层。

11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述沟道凸起部为叠层结构,所述叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层,所述沟道叠层包括牺牲层以及位于所述牺牲层上的沟道层;

12.如权利要求11所述的半导体结构的形成方法,其特征在于,在形成所述凹槽之后,在形成所述绝缘层之前,还包括:沿平行...

【专利技术属性】
技术研发人员:陈子钊张海洋崇二敏
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1