低功耗电荷泵电路制造技术

一种低功耗电荷泵电路，包括多相位时钟产生电路，电荷传输晶体管，电荷传输晶体管的衬底调节电路及电容元件。其中电容元件的一端连接到电荷泵传输晶体管的串联结点，一端连接到多相位时钟电路产生的时钟信号。多相位时钟产生电路输出的多个时钟信号具有不同的相位，每个时钟信号连接到相对应的电容元件，使所述电荷泵工作时在不同时刻只对一个电容进行充电。本发明专利技术可以有效避免现有电荷泵电路中对多个电容同时充电而出现的较大的瞬态电流和瞬态功耗，从而降低了电荷泵工作时的动态功耗和电源的峰值电流。

【技术实现步骤摘要】

本专利技术属于集成电路设计
，涉及由低电压产生高电压的电荷泵电路 (Charge Pump Circuit)，尤其涉及一种具有低功耗特点的电荷泵电路。
技术介绍
在单一供电的系统中，电荷泵电路能够提供高于电源电位的电压。电荷泵电路广 泛地应用于非挥发性半导体存储器，液晶驱动ic，DC-DC转换等领域，例如在非挥发性存 储器中，通过电荷泵电路提供远高于电源电压的高电压，以实现对存储单元的编程、擦除操 作。电荷泵电路利用电荷在电容元件中的储存特性来产生更高的电压。对于一个电 容元件，如果电容先充电至预定电压，接着电路中连接电容一端的电位极性发生改变，那么 电容的另一端的电位极性也会发生改变。因此，电容上电压的改变可以通过周期性对电容 的充放电来得到。在电荷泵电路中使用时钟信号对电容进行充放电已为本领域所公知。 图1是现有的N级电荷泵电路的原理图。该电荷泵电路的输入端IN连接电源电压，输出 端OUT产生所需的高电压，输入端IN与输出OUT之间串联连接栅极和漏极短接的NMOS晶 体管M0 Mn，这种二极管式的连接方式，具有单向电荷导通的特性。电容元件C1 Cn的 一端连接电荷传输晶体管M0 Mn的连接点，一端连接时钟信号，并且相邻的电容元件被交 替施加时钟信号CLK及CLK的反相信号CLKB。在CLK的上升沿，时钟信号CLK对电容C” C3、. . . CV1进行充电，MpM3、. . . Mh导通，从而使电容Q、C3、. . . CN_3上的电荷向后一级电容 C2、C4、. . . CN_2转移，CV1上的电荷则向输出端OUT转移；在CLKB的上升沿，时钟信号CLKB对 电容C2、C4、. . . CN_2进行充电，M2、. . .Mn_2导通，从而使电容C2、C4、. . . CN_2上的电荷向后一级 C3、C5、. . . CV1转移。这样，在时钟信号CLK及其反相信号CLKB的交替时序控制下，电荷不 断地从前级向输出端OUT转移，从而使输出电压不断升高。然而，上述现有的N级电荷泵电路存在二个问题一是时钟信号从低电平跳变为 高电平时，需要同时对多个电容进行充电，因此会产生较大的瞬态电流和瞬态功耗。从图1 可以看出，每个时钟信号连接的电容数量为N/2。随着级数N的增加，电荷泵充电的瞬态电 流和瞬态功耗将线性增加。二是随着电源电压的下降，电荷传输晶体管M0 Mn的衬偏效应 非常严重，这使得电荷泵的电荷转移效率显著降低，因此，需要更多的电荷泵级数才能产生 所需的电压，电荷泵的面积和功耗都将显著增加。因此，有必要设计一种具有低功耗、高效 率的电荷泵电路。
技术实现思路
为避免时钟信号对多个电容充电时出现较大的瞬态电流和瞬态功耗，本专利技术提供 了一种低功耗的电荷泵电路，其特征在于，所述电路中的每一个电荷传输晶体管分别与一个衬底调节电路相连，所述衬底调 节电路用于比较所述电荷传输晶体管的漏端和源端的电位，并将二者中的低电位传递至该电荷传输晶体管的衬底结点；所述衬底调节电路的一端连接在与其对应的一个电荷传输晶 体管的漏端，一端连接在该电荷传输晶体管的源端，所述衬底调节电路的输出端连接至该 电荷传输晶体管的衬底结点；所述电路使用多相位时钟产生电路产生多路频率相同、但相位不同的时钟信号， 并耦合每一路所述的时钟信号至仅与其对应的一个所述电容元件。所述衬底调节电路包含第一晶体管、第二晶体管、第三晶体管，所述第一晶体管 的栅端连接所述第二晶体管的漏端，所述第一晶体管的漏端连接与该衬底调节电路对应的 一个电荷传输晶体管的漏端；所述第二晶体管栅端连接第一晶体管的漏端，所述第二晶体管的漏端连接上述电 荷传输晶体管的源端；第三晶体管的栅端、漏端短接，并连接至电源，其衬底连接至地，所述第一晶体管 的源端和衬底、所述第二晶体管的源端和衬底及所述第三晶体管的源端均连接至上述电荷 传输晶体管 衬底结点。所述多相位时钟产生电路的输入为时钟信号。所述多相位时钟产生电路输出的多路时钟信号具有相位不重叠的特点，具体地 说，在不同时刻，只有一个相位时钟信号处于高电平有效状态，其余相位时钟信号均处于低 电平状态。所述多相位时钟产生电路包含时钟分频电路、逻辑控制电路以及毛刺消除电路；所述时钟分频电路的输入为所述时钟信号，所述时钟分频电路包含多个串联连接 的时钟二分频电路，用于产生输入时钟信号的分频时钟信号；所述输入时钟信号以及经过 各个时钟二分频电路后生成的分频时钟信号分别对应一个反相器，并通过该反相器后得到 各自的反相信号；所述逻辑控制电路，将所述输入时钟信号、分频时钟信号以及反相信号通过适当 地逻辑‘与’操作，经过与门电路，产生多路频率相同、但相位不同的时钟信号；所述毛刺消除电路的数目与所述多路信号的信号数相同，每一个所述的毛刺消除 电路仅对应由所述逻辑控制电路产生的多路时钟信号中的一路时钟信号，并将该路时钟信 号中的毛刺消除后输出。所述毛刺消除电路包含第一反相器、第一与非门、第二与非门、第一延迟单元，第二延迟单元及第二反相 器；第一反相器的输入及第一与非门的一个输入均为由所述逻辑控制电路产生的多 路时钟信号中的一路时钟信号，第一反相器的输出连结到第一结点；第一与非门的另一输 入端连接第二结点，第一与非门的输出端连接第三结点；第二与非门的一个输入端连接第 一结点，另一输入端连接第四结点，第二与非门的输出端连结第五结点；第一延迟单元输入 端连接第三结点，其输出端连接第四结点；第二延迟单元输入端连接第五结点，其输出端连 接第二结点；第二反相器的输入端连接第四结点，其输出为消除毛刺后的时钟信号。本专利技术提供的电路使得电荷泵的瞬态功耗和电源的峰值电流显著降低，而降低电 荷泵电路的动态功耗和电源的峰值电流，对于便携式电子设备的低功耗应用具有重要的意 义。附图说明 下面结合附图对本专利技术作详细说明图1为现有的电荷泵电路结构示意图；图2为本专利技术实施例电荷泵电路的结构示意图；图3为本专利技术的实施例中电荷泵电路中多相位时钟的时序关系图。图4为本专利技术实施例中多相位时钟产生电路(201)的电路示意图；图5为本专利技术实施例中多相位时钟产生电路(201)中的毛刺消除电路(205)的电 路示意图；图6为本专利技术实施例中多相位时钟产生电路(201)中的毛刺消除电路(205)的操 作方式；图7为本专利技术实施例中衬底调节电路(202)的电路示意图；图8为本专利技术实施例中衬底调节电路(202)中的NMOS晶体管剖面图。具体实施例方式图2所示为本专利技术实施例电荷泵电路的结构示意图。如图2所示，电荷泵电路包 括匪OS晶体管Mtl Mn、衬底调节电路202、多相位时钟电路201以及电容元件C1 CN。其 中NMOS晶体管M0 Mn串联连接在电路的输入端IN与输出端OUT之间。NMOS晶体管的栅 极和漏极连接在一起，构成MOS管的二极管连接方式，具有单向导通的特性。在电荷泵的工 作过程中，正是通过NMOS晶体管的单向导通特性，将电荷不断从前端传递到输出端OUT。每 个NMOS晶体管的衬底电位是通过衬底调节电路202提供的，衬底调节电路202的输入端分 别连接晶体管Mtl Mn的漏端和源端，输出端则连接晶体管的衬底结点Btl Bn。在电荷泵 工作过程中，衬底调节电路能够比较晶体管Mtl Mn漏端和本文档来自技高网...

【技术保护点】
一种低功耗电荷泵电路，包含多个ＮＭＯＳ电荷传输晶体管以及多个电容元件，所述电路的输入端连接电源电压，输出端产生所需的高电压，所述电荷传输晶体管的栅极和漏极短接，串联连接于所述输入端与所述输出端之间；所述电路使用时钟信号对所述电容元件进行充放电，所述电容元件的一端与所述多个电荷传输晶体管的串联结点相连接，另一端与时钟信号相连接，其特征在于，所述电路中的每一个电荷传输晶体管分别与一个衬底调节电路（２０２）相连，所述衬底调节电路（２０２）用于比较所述电荷传输晶体管的漏端和源端的电位，并将二者中的低电位传递至该电荷传输晶体管的衬底结点（８０５）；所述衬底调节电路（２０２）的一端连接在与其对应的一个电荷传输晶体管的漏端，一端连接在该电荷传输晶体管的源端，所述衬底调节电路（２０２）的输出端连接至该电荷传输晶体管的衬底结点（８０５）；所述电路使用多相位时钟产生电路产生多路频率相同、但相位不同的时钟信号，并耦合每一路所述的时钟信号至仅与其对应的一个所述电容元件。

【技术特征摘要】

【专利技术属性】
技术研发人员：王雪强，潘立阳，伍冬，周润德，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]