本发明专利技术实施例提供一种静电防护电路以及采用此种静电防护电路的显示装置，该静电防护电路包括三个晶体管与二个分压电路。其中，第一晶体管的其中一源／漏极耦接第一电源线，而另一源／漏极耦接第二电源线。第二晶体管的其中一源／漏极耦接第一电源线，而另一源／漏极耦接第一晶体管的栅极。第三晶体管的其中一源／漏极耦接第一晶体管的栅极，而另一源／漏极耦接第二电源线。第一分压电路用以依据第一电源线与第二电源线的电位差而提供第一分压至第二晶体管的栅极，而第二分压电路用以依据第一电源线与第二电源线的电位差而提供第二分压至第三晶体管的栅极。通过本发明专利技术实施例，静电防护电路性能稳定且可靠，并且也不会增加栅极驱动电路与源极驱动电路的负载量。
【技术实现步骤摘要】
本专利技术关于静电放电防护的
，特别是关于一种静电防护电路(ESD PROTECTION CIRCUIT)及采用此静电防护电路的显示装置。
技术介绍
传统液晶显示装置主要是采用薄膜晶体管式二极管(TFT diode)、金属-绝缘体-金属式二极管(metal-insulator-metal diode, MIM diode)、避雷针型图案设计以及 串联阻抗这四种方式来防止静电放电破坏液晶显示装置内部的主要电路，例如是防止静电 放电破坏液晶显示装置内部的栅极驱动电路(gate driver)，或是防止静电放电破坏液晶 显示面板内的像素电路。以下将分别介绍上述这四种方式。图1为已有的其中一种液晶显示装置的说明图。请参照图1，此液晶显示装置100 包括有显示面板110、多个静电防护装置120与短路环130。显示面板110中包括有多个像 素112、多条栅极线114与多条源极线116，且每一像素112耦接其中一条栅极线114与其 中一条源极线116。此外，每一静电防护装置120皆耦接短路环130，且每一静电防护装置 120耦接这些栅极线114与这些源极线116的其中之一。此外，每一静电防护装置120是由多个晶体管122所组成，且每一晶体管122都是 一个以特殊方式连接的薄膜晶体管(thin-film transistor，TFT)。这些以特殊方式连接的 薄膜晶体管即形成所谓的薄膜晶体管式二极管。图1所示的静电防护装置120有一缺点， 就是这些静电防护装置120在经过长期使用后，静电防护装置120中的晶体管122的临界 电压(threshold voltage, Vth)就会飘移，因而影响了晶体管122的导通能力。图2为已有的另一种液晶显示装置的说明图。在图2中，标号与图1中的标号相 同者表示为相同物件。请参照图2，相较于图1所示的静电防护装置120，此液晶显示装置 200所采用的每一静电防护装置220乃是以金属-绝缘体-金属式二极管来实现。图2所 示的静电防护装置220也有一缺点，就是当静电较小时，静电防护装置220的导通能力也较 差；而当静电过大时，静电防护装置220则容易崩溃而造成永久损坏。图3也为已有的一种液晶显示装置的说明图。在图3中，标号与图1中的标号相 同者表示为相同物件。请参照图3，相较于图1所示的静电防护装置120，此液晶显示装置 300所采用的每一静电防护装置320，乃是将一条栅极线114或一条源极线116中的部分金 属区域搭配短路环130中的部分金属区域以避雷针型图案设计来加以实现。图3所示的静 电防护装置320也有一缺点，就是当静电过大时，静电防护装置320也可能会永久性毁损。图4为已有的再一种液晶显示装置的说明图。在图4中，标号与图1中的标号相 同者表示为相同物件。请参照图4，相较于图1所示的静电防护装置120，此液晶显示装置 400所采用的每一静电防护装置420乃是以电阻来实现，且此液晶显示装置400并未采用如 图1所示的短路环130。此外，每一栅极线114皆透过一静电防护装置420耦接至栅极驱动 电路(图中未示出)，且每一源极线116皆透过一静电防护装置420耦接至源极驱动电路 (source driver，图中未示出)。图4所示的静电防护装置420仍有其缺点，就是在增加这些电阻后，栅极驱动电路与源极驱动电路的负载就会增大，因而不易驱动各像素112。综观上述，可知目前所使用的每一种静电放电防护方式皆有其缺点，且这些缺点 都有可能造成无法有效防止静电放电破坏的缺失。甚至，还可能因为静电防护装置永久损 坏而造成完全无法防止静电放电的破坏。由于静电放电的破坏无所不在，因此有必要提供 一个性能稳定且可靠的静电防护装置。此外，所提供的这种静电防护装置还不能增加栅极 驱动电路与源极驱动电路的负载量
技术实现思路
本专利技术的目的就是在提供一种静电防护电路，其性能稳定且可靠，可用来取代已 有的静电防护装置。此外，所提供的静电防护电路也不会增加栅极驱动电路与源极驱动电 路的负载量。本专利技术的另一目的是提供一种显示装置，其采用上述的静电防护电路。本专利技术提出一种静电防护电路，其包括有第一晶体管、第二晶体管、第三晶体管、 第一分压电路与第二分压电路。其中，第一晶体管具有第一栅极、第一源/漏极与第二源/ 漏极，且第一源/漏极耦接第一电源线，而第二源/漏极耦接第二电源线。第二晶体管具有 第二栅极、第三源/漏极与第四源/漏极，且第三源/漏极耦接第一电源线，而第四源/漏 极耦接第一栅极。第三晶体管具有第三栅极、第五源/漏极与第六源/漏极，且第五源/漏 极耦接第四源/漏极与第一栅极，而第六源/漏极耦接第二电源线。第一分压电路耦接于 第一电源线与第二电源线之间，用以依据第一电源线与第二电源线的电位差而提供第一分 压至第二栅极。第二分压电路耦接于第一电源线与第二电源线之间，用以依据第一电源线 与第二电源线的电位差而提供第二分压至第三栅极。本专利技术另提出一种显示装置，其包括有显示面板及静电防护电路。显示面板具有 一个像素、一条栅极线与一条源极线，且像素耦接栅极线与源极线。而静电防护电路又包括 有第一晶体管、第二晶体管、第三晶体管、第一分压电路与第二分压电路。其中，第一晶体管 具有第一栅极、第一源/漏极与第二源/漏极，且第一源/漏极耦接栅极线或源极线，而第 二源/漏极耦接参考电极。第二晶体管具有第二栅极、第三源/漏极与第四源/漏极，且第 三源/漏极耦接第一源/漏极，而第四源/漏极耦接第一栅极。第三晶体管具有第三栅极、 第五源/漏极与第六源/漏极，且第五源/漏极耦接第四源/漏极与第一栅极，而第六源/ 漏极耦接第二源/漏极。第一分压电路耦接于第一源/漏极与第二源/漏极之间，用以依 据第一源/漏极与第二源/漏极的电位差而提供第一分压至第二栅极。第二分压电路耦接 于第一源/漏极与第二源/漏极之间，用以依据第一源/漏极与第二源/漏极的电位差而 提供第二分压至第三栅极。在本专利技术所述静电防护电路的一较佳实施例与显示装置的一较佳实施例中，上述 第一晶体管、第二晶体管与第三晶体管皆为一 N型金氧半场效晶体管，或者是皆为一 P型金 氧半场效晶体管。在本专利技术所述静电防护电路的一较佳实施例与显示装置的一较佳实施例中，上述 第一分压电路包括有第一阻抗与第二阻抗。第一阻抗耦接于第一源/漏极与第二栅极之 间，而第二阻抗，耦接于第二栅极与第二源/漏极之间。其中，第一阻抗与第二阻抗的相耦 接处用以提供第一分压。在本专利技术所述静电防护电路的一较佳实施例与显示装置的一较佳实施例中，上述第二分压电路包括有第三阻抗与第四阻抗。第三阻抗耦接于第一源/漏极与第三栅极之 间，而第四阻抗耦接于第三栅极与第二源/漏极之间。其中，第三阻抗与第四阻抗的相耦接 处用以提供第二分压。在本专利技术所述静电防护电路的一较佳实施例与显示装置的一较佳实施例中，上述 第一阻抗、第二阻抗、第三阻抗与第四阻抗分别以第一电容、第二电容、第三电容与第四电 容来实现，且第二电容的容值大于第一电容的容值，而第三电容的容值大于第四电容的容 值。在本专利技术所述静电防护电路的一较佳实施例与显示装置的一较佳实施例中，上述 第一阻抗、第二阻抗、第三阻抗与第四阻抗分别以第一电阻、第二电阻、第三电阻与第四电 阻来实现本文档来自技高网...
【技术保护点】
一种静电防护电路，其特征在于，所述静电防护电路包括：一第一晶体管，具有一第一栅极、一第一源／漏极与一第二源／漏极，所述第一源／漏极耦接一第一电源线，而所述第二源／漏极耦接一第二电源线；一第二晶体管，具有一第二栅极、一第三源／漏极与一第四源／漏极，所述第三源／漏极耦接所述第一电源线，而所述第四源／漏极耦接所述第一栅极；一第三晶体管，具有一第三栅极、一第五源／漏极与一第六源／漏极，所述第五源／漏极耦接所述第四源／漏极与所述第一栅极，而所述第六源／漏极耦接所述第二电源线；一第一分压电路，耦接于所述第一电源线与所述第二电源线之间，用以依据所述第一电源线与所述第二电源线的电位差而提供一第一分压至所述第二栅极；以及一第二分压电路，耦接于所述第一电源线与所述第二电源线之间，用以依据所述第一电源线与所述第二电源线的电位差而提供一第二分压至所述第三栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：李佳声，陈勇志，林志隆，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。