System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 氮化镓基高电子迁移率晶体管外延片及其制备方法、HEMT技术_技高网

氮化镓基高电子迁移率晶体管外延片及其制备方法、HEMT技术

技术编号:40047561 阅读:6 留言:0更新日期:2024-01-16 20:41
本发明专利技术公开了一种氮化镓基高电子迁移率晶体管外延片及其制备方法、HEMT,所述氮化镓基高电子迁移率晶体管外延片包括衬底,所述衬底上依次设有缓冲层、高阻层、电子限制层、沟道层、势垒层、盖帽层;所述电子限制层包括交替层叠的P型AlInGaN层和氮极性A掺杂GaN层,A包括B、Sc、Al中的一种或多种组合,所述氮极性A掺杂GaN层的禁带宽度大于所述P型AlInGaN层,所述氮极性A掺杂GaN层的晶格常数小于P型AlInGaN层。本发明专利技术提供的氮化镓基高电子迁移率晶体管外延片能够降低缓冲层的漏电流,同时降低沟道层电子被高阻层中深能级缺陷俘获的数量,减少电流崩塌效应。

【技术实现步骤摘要】

本专利技术涉及光电,尤其涉及一种氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt。


技术介绍

1、常规algan/gan异质结构的高电子迁移率晶体管,其外延结构包括衬底、缓冲层、高阻层、gan沟道层、aln插入层、algan势垒层、gan盖帽层。为提高器件的耐压能力,降低缓冲层漏电流,通常会在gan材料中掺杂c元素,以此来形成高电阻的gan层。gan沟道层电子较容易泄漏至缓冲层,且在gan材料中进行高c(碳)浓度的掺杂会引入高密度的深能级缺陷,沟道层的电子在电场的作用下易进入到高阻层,从而被其中的深能级缺陷俘获,易造成电流崩塌效应。限制了高频、高功率器件的输出,降低了器件耐压能力以及可靠性。


技术实现思路

1、本专利技术所要解决的技术问题在于,提供一种氮化镓基高电子迁移率晶体管外延片,其能够降低缓冲层的漏电流,同时降低沟道层电子被高阻层中深能级缺陷俘获的数量,减少电流崩塌效应。

2、本专利技术所要解决的技术问题还在于,提供一种氮化镓基高电子迁移率晶体管外延片的制备方法,其工艺简单,能够稳定制得发光效率良好的氮化镓基高电子迁移率晶体管外延片。

3、为了解决上述技术问题,本专利技术提供了一种氮化镓基高电子迁移率晶体管外延片,包括衬底,所述衬底上依次设有缓冲层、高阻层、电子限制层、沟道层、势垒层、盖帽层;

4、所述电子限制层包括交替层叠的p型alingan层和氮极性a掺杂gan层,a包括b、sc、al中的一种或多种组合,所述氮极性a掺杂gan层的禁带宽度大于所述p型alingan层,所述氮极性a掺杂gan层的晶格常数小于p型alingan层。

5、在一种实施方式中,所述p型alingan层和氮极性a掺杂gan层的交替生长周期数为3~10。

6、在一种实施方式中,所述p型alingan层的厚度为3nm~15nm;

7、所述氮极性a掺杂gan层的厚度为10nm~50nm。

8、在一种实施方式中,所述p型alingan层的p型掺杂剂为mg或zn;

9、所述p型alingan层的p型掺杂浓度为1×1018atoms/cm3~1×1019atoms/cm3。

10、在一种实施方式中,所述p型alingan层为p型alxinyga1-x-yn层,其中x,y取值满足y≥1.1x,且x+y<1。

11、在一种实施方式中,所述氮极性a掺杂gan层包括依次层叠的氮极性balgan子层和氮极性scalgan子层。

12、为解决上述问题,本专利技术还提供了一种氮化镓基高电子迁移率晶体管外延片的制备方法,包括以下步骤:

13、s1、准备衬底;

14、s2、在所述衬底上依次沉积缓冲层、高阻层、电子限制层、沟道层、势垒层、盖帽层;

15、所述电子限制层包括交替层叠的p型alingan层和氮极性a掺杂gan层,a包括b、sc、al中的一种或多种组合,所述氮极性a掺杂gan层的禁带宽度大于所述p型alingan层,所述氮极性a掺杂gan层的晶格常数小于p型alingan层。

16、在一种实施方式中,所述p型alingan层采用下述方法制得:

17、将反应室的温度控制在700℃~1000℃,压力控制在100torr~250torr,通入al源、in源、n源、ga源和p型掺杂剂,生长p型alingan层。

18、在一种实施方式中,所述氮极性a掺杂gan层采用下述方法制得:

19、将反应室的温度控制在900℃~1100℃,压力控制在150torr~250torr,通入nh3对外延片表面进行氮化1min-2min,随后通入a掺杂剂、ga源、n源,且通入的n源摩尔流量与ga源摩尔流量比值≥1500,所述a掺杂剂包括b源、sc源、al源中的一种或多种组合,生长氮极性a掺杂gan层。

20、相应地,本专利技术还提供了一种hemt,所述hemt包括上述的氮化镓基高电子迁移率晶体管外延片。

21、实施本专利技术,具有如下有益效果:

22、本专利技术提供的氮化镓基高电子迁移率晶体管外延片,其在高阻层和沟道层之间插入特定结构的电子限制层,所述电子限制层包括交替层叠的p型alingan层和氮极性a掺杂gan层,a包括b、sc、al中的一种或多种组合,所述氮极性a掺杂gan层的禁带宽度大于所述p型alingan层,所述氮极性a掺杂gan层的晶格常数小于p型alingan层。

23、所述氮极性a掺杂gan层具有较大的禁带宽度可阻挡沟道层电子向缓冲层迁移,且因具有相对p型alingan层而言更小的晶格常数,其受到p型alingan层的拉应力作用,产生的极化电场以及自发极化电场可进一步将电子限制在沟道层,减少缓冲层漏电流,提高沟道层二维电子气浓度。而具较小禁带宽度的p型alingan层,可将穿过氮极性a掺杂gan层的电子进行限制,p型alingan层中的空穴可与电子发生复合,降低高阻层中深能级缺陷俘获沟道层电子的数量,减小电流崩塌效应。

本文档来自技高网...

【技术保护点】

1.一种氮化镓基高电子迁移率晶体管外延片,其特征在于,包括衬底,所述衬底上依次设有缓冲层、高阻层、电子限制层、沟道层、势垒层、盖帽层;

2.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述P型AlInGaN层和氮极性A掺杂GaN层的交替生长周期数为3~10。

3.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述P型AlInGaN层的厚度为3nm~15nm;

4.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述P型AlInGaN层的P型掺杂剂为Mg或Zn;

5.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述P型AlInGaN层为P型AlxInyGa1-x-yN层,其中x,y取值满足y≥1.1x,且x+y<1。

6.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述氮极性A掺杂GaN层包括依次层叠的氮极性BAlGaN子层和氮极性ScAlGaN子层。

7.一种如权利要求1~6任一项所述的氮化镓基高电子迁移率晶体管外延片的制备方法,其特征在于,包括以下步骤:

8.如权利要求7所述的氮化镓基高电子迁移率晶体管外延片的制备方法,其特征在于,所述P型AlInGaN层采用下述方法制得:

9.如权利要求7所述的氮化镓基高电子迁移率晶体管外延片的制备方法,其特征在于,所述氮极性A掺杂GaN层采用下述方法制得:

10.一种HEMT,其特征在于,所述HEMT包括如权利要求1~6任一项所述的氮化镓基高电子迁移率晶体管外延片。

...

【技术特征摘要】

1.一种氮化镓基高电子迁移率晶体管外延片,其特征在于,包括衬底,所述衬底上依次设有缓冲层、高阻层、电子限制层、沟道层、势垒层、盖帽层;

2.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述p型alingan层和氮极性a掺杂gan层的交替生长周期数为3~10。

3.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述p型alingan层的厚度为3nm~15nm;

4.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述p型alingan层的p型掺杂剂为mg或zn;

5.如权利要求1所述的氮化镓基高电子迁移率晶体管外延片,其特征在于,所述p型alingan层为p型alxinyga1-x-yn层,其中x,y取值满...

【专利技术属性】
技术研发人员:侯合林谢志文张铭信陈铭胜文国昇金从龙
申请(专利权)人:江西兆驰半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1