【技术实现步骤摘要】
本专利技术是一种大容量叠层ddr3芯片的筛选控制方法，特别是基于航天应用的一种大容量叠层ddr3芯片的筛选控制方法。
技术介绍
1、单片ddr3存储器的容量有限，通常将多片ddr3基片叠层封装在一起从而形成一个大容量的ddr3芯片。多片ddr3基片焊接在线路板上时，为减小封装尺寸同时减小过孔桩线的反射，在线路板上使用盲埋孔工艺而非占用较大面积的通孔背钻工艺。盲埋孔工艺是先将需要连接在一起的叠层进行钻孔，然后再将已经钻孔的叠层和外侧叠层压接在一起，可能出现盲埋孔连接在热应力或者力学振动试验后失效从而导致ddr3存储器出现故障。另外，将多片基片高密度封装焊接在芯片内的小板上，然后再焊接在线路板上，当信号链路的信号完整性不好，或者芯片电源的完整性不满足要求，在所有基片的多数io同时进行开关过程中，可能出现io管脚上的尖峰干扰从而出现读操作错误的情况。读操作错误在使用常规的伪随机码校验测试时不容易出现，而在特殊码型间切换特别是多个io同时开关时才容易出现。
2、专利《一种测试ddr3数据有效窗口的方法和装置》中测试数据有效窗口的大小，采用的是常规方式，并未考虑多个io同时开关产生的同步开关噪声(ssn)，也未对获得有效窗口后采样位置如何设置进行明确规定。
3、专利《一种适用于测试ddr3物理层电气功能的测试芯片》仅针对位宽为32bit的ddr存储器，测试的模式包括：(1)连续写入随机数后读出；(2)奇数和偶数地址交替写aaaaaaaah和5555555555h，然后连续读出；(3)奇数和偶数地址交替写ffffff
技术实现思路
1、如何将数字电路技术和控制技术结合起来，为空间光学成像提供新的技术手段是本专利技术所要解决的技术问题，为此，本专利技术的目的是提供一种大容量叠层ddr3芯片的筛选控制方法。
2、一种大容量叠层ddr3芯片的筛选控制方法，包括以下步骤，
3、步骤1、x光检查焊点；若焊点存在问题则进行不合格品处理，若无问题则进行常温常压下的性能测试；
4、步骤2、常温常压下的性能测试；包括：
5、上电进行大容量叠层ddr3芯片对应的ddr3控制器内部控制模块初始化，若初始化不成功，则进行不合格品处理；若初始化成功，则进行多码型的读写结果比较；
6、步骤3、高低温常压下的性能测试；包括：
7、上电进行大容量叠层ddr3芯片对应的ddr3控制器内部控制模块初始化，若初始化不成功，则进行不合格品处理；若初始化成功，则进行多码型的读写结果比较；
8、步骤4、高低温真空下的性能测试；包括：
9、上电进行大容量叠层ddr3芯片对应的ddr3控制器内部控制模块初始化，若初始化不成功，则进行不合格品处理；若初始化成功，则进行多码型的读写结果比较；
10、步骤5、测试结果的处理；包括：
11、若大容量叠层ddr3芯片的读写操作频率未达到可应用的最低频率，则此芯片不可应用；若大容量叠层ddr3芯片的读写操作频率已经大于可应用的最低频率，则降低读写频率后进入步骤2。
12、本专利技术的有益效果：
13、1、pcb板与基片、外部管脚及滤波电容，仅采用盲埋孔方式进行连接，对于信号可避免过孔桩线引起的信号反射，对于电源可减小对附近信号的干扰提高隔离度；采用盲埋孔而非占用面积过大过孔加背钻方式，也有利于提高大容量叠层ddr3芯片的集成度。
14、2、在多种可选的参考频率中，选择可用的最高频率的参考时钟，让采样的tap数尽量多，提高采样的精细度。
15、3、特殊码型下有读出错误的，不是直接淘汰，而是重新进行正确读写的延迟值测试；当延迟范围不满足应用要求时并不是直接淘汰，而作为低频率下应用的产品，提高产品的利用率降低废品率从而降低生产成本。
本文档来自技高网...【技术保护点】
1.一种大容量叠层DDR3芯片的筛选控制方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的方法，其特征在于，步骤2中，多码型的读写结果比较的具体方法包括以下步骤：
3.根据权利要求1所述的方法，其特征在于，步骤3中，多码型的读写结果比较的具体方法包括以下步骤：
4.根据权利要求1所述的方法，其特征在于，步骤4中，多码型的读写结果比较的具体方法包括以下步骤：
【技术特征摘要】
1.一种大容量叠层ddr3芯片的筛选控制方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的方法，其特征在于，步骤2中，多码型的读写结果比较的具体方法包括以下步骤：
3.根...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。