【技术实现步骤摘要】
所属的技术人员能够理解，本专利技术的各个方面可以实现为系统、方法或程序产品。因此，本专利技术的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。下面参照图6来描述根据本专利技术的这种实施方式的电子设备600。图6显示的电子设备600仅仅是一个示例，不应对本专利技术实施例的功能和使用范围带来任何限制。如图6所示，电子设备600以通用计算设备的形式表现。电子设备600的组件可以包括但不限于：上述至少一个处理单元610、上述至少一个存储单元620、连接不同系统组件(包括存储单元620和处理单元610)的总线630、显示单元640。其中，所述存储单元620存储有程序代码，所述程序代码可以被所述处理单元610执行，使得所述处理单元610执行本说明书上述“示例性方法”部分中描述的根据本专利技术各种示例性实施方式的步骤。例如，所述处理单元610可以执行如图1中所示的步骤s110，向存储芯片发送模式寄存器写入命令，控制存储芯片进入读写时钟均衡测试模式；步骤s120，设定第一预设时间，等待第一预设时间后，向存储芯片发送读写时钟信号；步骤s130，根据第一预设时间和系统时钟周期，确定读写时钟均衡的预测值；步骤s140，发完读写时钟后等待第二预设时间，检测存储芯片的测试数据输出端口，获取测试值；步骤s150，比较测试值和预测值，判断存储芯片是否存在异常。存储单元620可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(ram)6201和/或高速
技术介绍
1、动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由于具有结构简单，密度高，功耗低，价格低廉等优点，在计算机领域和电子行业中受到了广泛的应用。<本文档来自技高网...
【技术保护点】
1.一种存储芯片测试方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述设定第一预设时间，包括：
3.根据权利要求2所述的方法，其特征在于，所述根据所述第一预设时间和系统时钟周期，确定所述读写时钟均衡的预测值，包括：
4.根据权利要求2或3所述的方法，其特征在于，所述方法还包括：
5.根据权利要求1所述的方法，其特征在于，所述比较所述测试值和所述预测值，判断所述存储芯片是否存在异常，包括：
6.根据权利要求1所述的方法，其特征在于，所述读写时钟信号为包含7.5个周期长度的读写时钟信号。
7.根据权利要求1所述的方法，其特征在于，所述第二预设时间小于或等于20ns。
8.一种存储芯片测试装置，其特征在于，所述装置包括：
9.根据权利要求8所述的装置，其特征在于，所述信号发送模块，用于设定所述第一预设时间的长度tWCKIS满足tWCKIS＝N*tCK+tis，其中，tCK为所述系统时钟周期，N为正整数，tis为剩余时间，所述剩余时间的截止时间点处于tCK的非上升
10.根据权利要求9所述的装置，其特征在于，所述预测值确定模块，用于将处于所述剩余时间的截止时间点时对应的tCK的值作为所述预测值。
11.根据权利要求9或10所述的装置，其特征在于，所述预测值确定模块，用于当tis>tCK*5/8且tis<tCK*7/8时，确定所述预测值为0；当tis>tCK/8且tis<tCK*3/8时，确定所述预测值为1。
12.根据权利要求8所述的装置，其特征在于，所述判定模块，用于如果所述测试值和所述预测值不一致，则判定所述存储芯片存在异常。
13.根据权利要求8所述的装置，其特征在于，所述读写时钟信号为包含7.5个周期长度的读写时钟信号。
14.根据权利要求8所述的装置，其特征在于，所述第二预设时间小于或等于20ns。
15.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7中任意一项所述的存储芯片测试方法。
16.一种电子设备，其特征在于，包括：
...【技术特征摘要】
1.一种存储芯片测试方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述设定第一预设时间，包括：
3.根据权利要求2所述的方法，其特征在于，所述根据所述第一预设时间和系统时钟周期，确定所述读写时钟均衡的预测值，包括：
4.根据权利要求2或3所述的方法，其特征在于，所述方法还包括：
5.根据权利要求1所述的方法，其特征在于，所述比较所述测试值和所述预测值，判断所述存储芯片是否存在异常，包括：
6.根据权利要求1所述的方法，其特征在于，所述读写时钟信号为包含7.5个周期长度的读写时钟信号。
7.根据权利要求1所述的方法，其特征在于，所述第二预设时间小于或等于20ns。
8.一种存储芯片测试装置，其特征在于，所述装置包括：
9.根据权利要求8所述的装置，其特征在于，所述信号发送模块，用于设定所述第一预设时间的长度twckis满足twckis＝n*tck+tis，其中，tck为所述系统时钟周期，n为正整数，tis为剩余时间，所述剩余时间的截止时间点处于t...
【专利技术属性】
技术研发人员：赵北游，李钰，史腾，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。