一种高频高品质因数叠层电感器制造技术

本发明专利技术公开了一种高频高品质因数叠层电感器，其特征在于：其线圈的线宽度、线厚度、线圈包围图形的宽度的乘积，与相应瓷体宽度的立方的比值为２．５×１０－３～５．５×１０－３。其线圈电极的间距为０．０５ｍｍ～０．１５ｍｍ。本发明专利技术与现有技术对比的有益效果是：本发明专利技术的叠层电感器是高频高品质因数的叠层片式电感器，在整个应用频段上，其Ｑ值都大幅高于普通叠层片式电感器。由于其材料和制作工艺都采用现有普通叠层片式电感器的材料和制作工艺，只是在线圈结构设计上有所不同，因此，制作成本与普通叠层片式电感器基本相等。

【技术实现步骤摘要】

本专利技术涉及电感器，特别是涉及一种高频高品质因数叠层电感器。
技术介绍
在阻抗匹配或高次谐波陷波电路中所用的叠层电感器中，除了适合用途的电感量 以及自谐振频率之外，还要求具有更高的品质因数(QualityFactor，简称Q)。Q值是衡量电 感器件的主要参数。是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效 损耗电阻之比。电感器的Q值越高，其损耗越小，效率越高。电感器品质因数的高低与线圈 导线的直流电阻、线圈骨架的介质损耗及铁心、屏蔽罩等引起的损耗等有关。电感的等效电 路由电感、电容和电阻组成，其Q值表示储能和损耗的比例，即阻抗表达式中虚部和实部的 比值Q=^L-CR^{2nffL^C)……⑴ ^R式(1)中f是电感器的工作频率； L是电感器的电感量；C是电感器的杂散电容；R是损耗，包括瓷体材料的介电损耗和导电电极的电阻性损耗。在0 3GHz的频率范围内，导电电极的电阻性损耗是主要的损耗。当频率f达到电感的自谐振频率SRF时，Q值等于0，即令式(1)等于0，得到式 (2) SRF J L厂……(2)2“ LC由于通常电感的寄生电容C<<L，所以"^7 2 0，故式⑵可简化为IjSRF = ~1J=...... (3)27Γλ] LC对式(1)求导数计算出Q值取最大值时的频率f^^为 _3] ff￥ SRF……⑷进一步分析式(1)，可知在频率f< SRF时，GJ2L2C 0，CR2<<L，式(1)可化简 为Q = M^lL……(5)匕 RL值固定，在频率€< SRF时，Q值与频率f成正比，与损耗R成反比。要提高Q值，必须一方面增加电感的自谐振频率SRF，即减小杂散电容C ；另一方面减小电感损耗R。减小杂散电容C，可通过增大线圈电极之间垂直距离实现，但同时增加了磁路长 度，降低了电感量，又会使得Q值降低，因此单纯降低电容成分，即使可提高Q值，提高的幅 度也很有限。 减小导体电阻性损耗R，可通过提高导体材料的导电率、增大导体的截面积，以及 减小导体长度实现。绕线高频电感器是现有Q值最高的电感器，但是成本也最高，而且产量低。叠层 高频电感则弥补了这些缺陷，成本低、产量高，但是Q值却很低，只能应用在对电性能要求 不高的场合。中国专利CN101038813A公开了一种能够以必要的电感获得高Q值的层叠电 感器，其通过使线圈的线宽度为E、线厚度为T、线间距离为D时，由A = D/E(T+D)的式子 求出的A值处在5 20的范围内，能够以必要的电感获得高Q值。从本质上说，采用的 也是增大线间距离，同时减小线宽降低电容，只是给出了一个相对平衡的取值范围。采用 CN101038813A能提高叠层电感的Q值，但提高不多。
技术实现思路
本专利技术所要解决的技术问题是弥补上述现有技术的缺陷，提供一种高频高品质因 数叠层电感器。 本专利技术的技术问题通过以下技术方案予以解决。这种高频高品质因数叠层电感器的特点是其线圈的线宽度、线厚度、线圈包围图形的宽度的乘积，与相应瓷体宽度立方的比 值为 2. 5 XlCT3 5. 5Χ1(Γ3。即满足以下公式2. 5Χ10-3 ^ (WcXffhXffO) W3 ^ 5. 5Χ10-3 ......(6)式中Wc是叠层电感器线圈的线宽度；Wh是叠层电感器线圈的线厚度；WO是叠层电感器的线圈包围图形的宽度；W是叠层电感器的相应瓷体宽度。本专利技术的技术问题通过以下进一步的技术方案予以解决。这种高频高品质因数叠层电感器的线圈电极的间距为0. 05mm 0. 15mm。即满足以下公式0. 05mm ^ D ^ 0. 15mm......(7)式中D是叠层电感器的线圈电极的间距。本专利技术基于Q值是电感器储能和损耗的比例的一种量度，要大幅度提高Q值，可以 通过优化叠层电感器的结构尽量减小电感的损耗。下面以圆形线圈举例说明。电感量L由式(8)决定LJ^—、S……⑴H式⑶中k为系数；μ为磁导率；N为线圈匝数；S= π X (W0/2)2，为线圈包围的面积，WO为线圈包围图形的宽度即圆形的直径；H = NXD,为磁路长度，D为电极垂直间距。式⑶可变化为式(9)<formula>formula see original document page 5</formula>导体电阻损耗R由式(10)决定<formula>formula see original document page 5</formula>式(10)中:P为电极材料电阻率；P = 231 X (WO/2) X N，为内电极导体长度；S = WcXWh为内电极导体的截面积，Wc是叠层电感器线圈的线宽度，Wh是叠层电 感器线圈的线厚度。式(10)可变化为式(11)<formula>formula see original document page 5</formula>因此，电感量L相对于导体电阻损耗R的比值为式(9)除以式(11)<formula>formula see original document page 5</formula>式(12)中，为常数。式(12)表明线圈的线宽度、线厚度、线圈包围图形的宽度的乘积，与相应电极垂 直间距的比值(WcXWhXWO) D，决定了电感量L相对于导体电阻损耗R的比值。因此，增 大线圈的线宽度、线厚度、线圈包围图形的宽度的乘积(WcXWhXW0)，或者减小相应电极垂 直间距D，可以明显提高叠层电感器的Q值。但是减小相应电极垂直间距D值会导致杂散电 容变大，降低电感的谐振频率，使Q值降低。通常高频叠层电感采用的D较小，为0. 03mm < D<0. 05mm，导致其谐振频率较低，本专利技术方案的相应电极垂直间距D值的最佳值为0. 05mm<D < 0. 15mm，可以适用于高谐振频率。(WcXffhXffO) W3是对叠层电感器尺寸的归一化处理，理论值越大越好，但受 限于产品尺寸和工艺的限制，线圈包围图形的宽度WO必定小于相应瓷体宽度W，而线圈 的线宽度Wc不能太大，线圈的线厚度Wh也比较小，所以(WcXWhXWO) W3值不能大于 5. 5X10_3;同时，普通高频叠层电感器需要保证一定的切割留边量，线圈包围图形的宽度 WO和线圈的线厚度Wh都比较小，所以(WcXWhXWO) W3值不能小于2. 5X 10_3。所述高频高品质因数叠层电感器，是长度和宽度符合行业惯用尺寸的叠层片式电 感器，如1005型号的叠层片式电感器的长度为1.00士0. 15mm、宽度为0. 50士0. 15mm, 1608 型号的叠层片式电感器的长度为1. 60士0. 15mm、宽度为0. 80士0. 15mm。本专利技术与现有技术对比的有益效果是本专利技术的叠层电感器是高频高品质因数的叠层片式电感器，在整个应用频段上， 其Q值都大幅高于普通叠层片式电感器。由于其材料和制作工艺都采用现有普通叠层片式 电感器的材料和制作工艺，只是在线圈结构设计上有所不同，因此，制作成本与普通叠层片 式电感器基本相等。附图说明图1是本专利技术具体实施方式的高Q值叠层电感器的俯视图；图2是本文档来自技高网...

【技术保护点】
一种高频高品质因数叠层电感器，其特征在于：其线圈的线宽度、线厚度、线圈包围图形的宽度的乘积，与相应瓷体宽度立方的比值为２．５×１０↑［－３］～５．５×１０↑［－３］。

【技术特征摘要】

【专利技术属性】
技术研发人员：戴春雷，刘宁，张杨，郭海，
申请(专利权)人：深圳顺络电子股份有限公司，
类型：发明
国别省市：94[中国|深圳]