【技术实现步骤摘要】
本专利技术属于半导体，尤其涉及一种具有渐变背势垒缓冲层inaln/gan高电子迁移率晶体管及制作方法。
技术介绍
1、gan作为第三代宽禁带半导体的典型代表，具有优良的物理和化学特性，非常适于研制高频、高压、高功率的器件和电路，采用氮化镓研制的高电子迁移率晶体管，电流密度大，功率密度高，噪声低，频率特性好，在微波功率领域有广泛的应用前景。
2、gan基场效应晶体管的工作频率上升到毫米波波段时，器件的栅长必须缩短到微纳尺度，同时势垒层厚度也需要同比例地缩短，否则短沟道效应将会凸显出来。短沟道效应会严重降低器件的性能。通常情况下，短沟道效应可以通过减薄势垒层厚度和提高沟道电子的限制能力得到遏制。但是，对于常规的gan基场效应晶体管结构，氮化镓沟道里的电子仅仅受到势垒层侧的限制，缓冲层的势垒由二维电子气自身提供。当沟道电子在大电压下逐渐耗尽时，缓冲层侧的势垒逐渐消失，热电子很容易渗透进入缓冲层，造成器件的缓冲层漏电，器件的夹断特性变差。为解决以上问题，通常采用algan为材料制作势垒层，而algan势垒层的厚度不能太薄，否则沟道里的二维电子气密度会减少，器件的输出功率下降。提高algan势垒层中的al组分含量，异质结带阶和极化电场增大，可显著提高二维电子气面密度。但是，al组分含量较高时，会导致晶格失配，进而导致algan势垒层的晶体质量、表面和界面质量变差，应变诱生的深能级缺陷增多，使散射增强，迁移率降低，而且由晶格失配形成的应力通过逆压电效应会严重影响器件的可靠性。
3、另外，传统的gan结构采用非有意掺杂
技术实现思路
1、基于上述问题，本专利技术将inaln势垒层与渐变缓冲层结构相结合，通过降低势垒层厚度和增强沟道2deg限域两个途径改善器件在高频环境下的短沟道效应。本专利技术旨在提供一种具有渐变背势垒缓冲层inaln/gan高电子迁移率晶体管及制作方法。
2、为实现上述目的，本公开的一个方面提供了一种具有渐变背势垒缓冲层inaln/gan高电子迁移率晶体管，其特征在于，从下至上依次包括：衬底、成核层、高阻层、渐变组分有意掺杂层、非有意掺杂高迁移率层、非有意掺杂铟铝氮势垒层以及非有意掺杂盖帽层；所述渐变组分有意掺杂层的材料为alxga1-xn，0≤x≤0.20，x的值沿生长方向向上由0.2线性降低至0；所述非有意掺杂高迁移率层的材料为氮化镓；所述非有意掺杂铟铝氮势垒层的材料为inyal1-yn，0.15≤y≤0.20。
3、可选地，所述非有意掺杂盖帽层的材料为alzga1-zn，0≤z≤0.20。
4、可选地，所述衬底的材料为碳化硅、蓝宝石、硅、氮化镓、金刚石、氧化镓以及氧化锌中的任一种；所述成核层的材料为氮化镓、氮化铝以及铝镓氮中的任一种；所述高阻层的材料为氮化镓，或者掺入预设浓度的铁和/或碳的氮化镓。
5、可选地，所述高阻层的铁和/或碳的预设浓度为(1018-1020)cm-3。
6、可选地，所述渐变组分有意掺杂层的厚度为0.1μm-2μm；所述非有意掺杂高迁移率层的厚度为30nm-100nm；所述非有意掺杂铟铝氮势垒层的厚度为3nm-10nm。
7、可选地，所述非有意掺杂盖帽层的厚度为1nm-5nm。
8、可选地，所述成核层的厚度为0.01μm-0.50μm；所述高阻层的厚度为0.2μm-3μm。
9、本公开另一方面提供了一种具有渐变背势垒缓冲层inaln/gan高电子迁移率晶体管的制作方法，用于制作如第一方面所述的具有渐变背势垒缓冲层inaln/gan高电子迁移率晶体管，包括：制作衬底；在所述衬底的上表面生长成核层；在所述成核层的上表面生长高阻层；在所述高阻层的上表面生长渐变组分有意掺杂层，选择材料为alxga1-xn，控制铝组分的含量x沿生长方向向上由0.2线性降低至0；在所述渐变组分有意掺杂层的上表面生长非有意掺杂高迁移率层，选择材料为氮化镓；在所述非有意掺杂高迁移率层的上表面生长非有意掺杂铟铝氮势垒层，选择材料为inyal1-yn，控制铟组分的含量y维持在0.15-0.20之间；在所述非有意掺杂铟铝氮势垒层的上表面生长非有意掺杂盖帽层，选择材料为alzga1-zn，控制铝组分的含量z维持在0-0.20之间。
10、可选地，当所述高阻层的选择材料为掺入预设浓度的铁和/或碳的氮化镓时，控制铁和/或碳的预设浓度维持在(1018-1020)cm-3。
11、可选地，所述高阻层的生长温度为950℃-1150℃，生长压力为5.33kpa-26.67kpa；所述渐变组分有意掺杂层的生长温度为950℃-1150℃，生长压力为5.33kpa-26.67kpa；所述非有意掺杂铟铝氮势垒层的生长温度为700℃-900℃。
12、在本公开实施例采用的上述至少一个技术方案能够达到以下有益效果：
13、(1)本专利技术提供了一种具有渐变背势垒缓冲层inaln/gan高电子迁移率晶体管结构，此结构采用渐变组分有意掺杂层(背势垒缓冲层)与超薄的非有意掺杂铟铝氮势垒层相结合的方法，缓解了氮化镓基高电子迁移率晶体管在高频下的短沟道效应问题。
14、(2)本专利技术通过渐变背势垒缓冲层结构，通过将渐变组分有意掺杂层(背势垒缓冲层)中的al组分，沿着生长方向从20％渐变到0％，一方面提高了渐变组分有意掺杂层(背势垒缓冲层)的能带高度，缓解了高场下沟道中电子向缓冲层泄露的现象；另一方面采用渐变结构，降低渐变组分有意掺杂层(背势垒缓冲层)与非有意掺杂高迁移率层的晶格失配问题，提高非有意掺杂高迁移率层的质量，从而提高二维电子气的迁移率。
15、(3)本专利技术在非有意掺杂铟铝氮势垒层上方引入非有意掺杂盖帽层，材料采用algan，由于inaln材料在高温下容易退化形成铟滴，材料性能变差，采用algan材料的非有意掺杂盖帽层，能够改善inaln材料的高温性能。
16、(4)本专利技术同时提供了一种具有渐变背势垒缓冲层inaln/gan高电子迁移率晶体管的制作方法，该制作方法能够具体在工艺上实现这种新型的高电子迁移率晶体管结构。
本文档来自技高网...【技术保护点】
1.一种具有渐变背势垒缓冲层InAlN/GaN高电子迁移率晶体管，其特征在于，从下至上依次包括：
2.根据权利要求1所述的具有渐变背势垒缓冲层InAlN/GaN高电子迁移率晶体管，其特征在于，所述非有意掺杂盖帽层(07)的材料为AlzGa1-zN，0≤z≤0.20。
3.根据权利要求1所述的具有渐变背势垒缓冲层InAlN/GaN高电子迁移率晶体管，其特征在于，所述衬底(01)的材料为碳化硅、蓝宝石、硅、氮化镓、金刚石、氧化镓以及氧化锌中的任一种；
4.根据权利要求3所述的具有渐变背势垒缓冲层InAlN/GaN高电子迁移率晶体管，其特征在于，所述高阻层(03)的铁和/或碳的预设浓度为(1018-1020)cm-3。
5.根据权利要求1所述的具有渐变背势垒缓冲层InAlN/GaN高电子迁移率晶体管，其特征在于，所述渐变组分有意掺杂层(04)的厚度为0.1μm-2μm；
6.根据权利要求2所述的具有渐变背势垒缓冲层InAlN/GaN高电子迁移率晶体管，其特征在于，所述非有意掺杂盖帽层(07)的厚度为1nm-5nm。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。