【技术实现步骤摘要】
本专利技术属于集成电路，尤其涉及一种多芯片sic功率模块动态均流的布局布线优化方法。
技术介绍
1、随着电动汽车等电气化交通工具的广泛应用，电力电子变换器正朝着轻型化、小型化、高可靠性方向发展。目前，传统si芯片已趋近材料的理论极限，难以满足未来需求。作为宽禁带半导体的代表，sic芯片凭借其更优越的电热性能，正逐步取代si芯片。然而，目前sic芯片的制造工艺仍不成熟，限制了单个芯片的有效面积与电流容量，因此通常将多个芯片并联封装来获得大电流功率模块，以满足大功率场合的应用。多芯片sic功率模块内部不合理的布局布线设计将造成寄生参数失配现象，影响并联芯片之间的动态电流分配，而电流分配不均衡又将进一步导致功率损耗与芯片结温不一致，这意味着并联芯片的性能退化速率和热-机械应力不均衡，最终导致功率模块的可靠性和工作寿命大幅降低。因此，抑制多芯片sic功率模块的动态电流不均衡至关重要。
2、目前，针对引线键合式多芯片sic功率模块的动态均流问题，通常采用三类方法进行优化：增加功率端子数量、调整dbc基板铜图案与芯片布局、优化键合线连接点位置。其中，增加功率端子数量的方法在改善均流的同时，将加剧多电流回路之间的磁耦合，不利于发挥sic芯片高开关速度的优势。此外，现有调整dbc基板铜图案与芯片布局的方法通常采用椭圆或环形结构布局来保证每个并联芯片的功率回路对称，然而该类布局降低了基板铜面积的利用率，导致功率模块的尺寸和制造成本增加，并不实用。目前关于优化键合线连接点位置的方法通常针对芯片键合线的长度和角度进行调控，该方法可以通过相
3、通过上述分析，现有技术存在的问题及缺陷为：
4、(1)现有增加功率端子数量的方法，将加剧多电流回路之间的磁耦合，不利于发挥sic芯片高开关速度的优势。此外，当并联芯片数量较多时，功率端子数量也会相应增多，不易于功率模块的封装集成及后续并联使用。
5、(2)现有调整dbc基板铜图案与芯片布局的方法常采用椭圆或环形结构，该类布局降低了基板铜面积的利用率，增加了功率模块的尺寸与制造成本，难以实际应用。
6、(3)现有优化键合线连接点位置的方法对于特定的功率模块未必存在最优解，且尚无一套精确调控并联芯片键合线长度和角度的方法。
7、(4)现有技术通常仅针对布局或仅针对布线进行优化，仍缺少一套完整的多芯片sic功率模块布局设计与布线优化方案。
技术实现思路
1、针对现有技术在改善多芯片sic功率模块动态均流性能中存在的问题，本专利技术提供了一种多芯片sic功率模块动态均流的布局布线优化方法。
2、本专利技术是这样实现的，一种多芯片sic功率模块动态均流的布局布线优化方法，多芯片sic功率模块动态均流的布局布线优化方法包括：
3、s101，针对功率模块基板铜图案与芯片布局，提出三条设计原则与四步设计流程，在实现布局优化的同时为后续的布线优化提供条件；
4、s102，优化芯片键合线的连接点位置，对并联sic mosfet芯片功率源极键合线的长度与角度进行精确调控；
5、进一步，三条设计原则包括：
6、第一条原则：并联sic芯片在dbc基板中紧密排布，同时尽量缩短换流回路面积，减小回路寄生电感，在不影响功率模块高开关性能的前提下，实现动态均流；
7、第二条原则：降低甚至消除动态均流等式计算值edj对并联sic芯片动态均流的影响，实现dbc基板中栅极驱动回路与功率回路之间均匀耦合或是完全解耦；具体即为，各并联sic芯片的edj远小于epj，且并联芯片之间的edj差异可以忽略不计；
8、第三条原则：提高调整并联sic mosfet芯片功率源极键合线的自由度，为后续优化功率源极键合线的长度和角度提供条件；具体即为，适当扩大与功率源极键合线相连的铜图案面积，其中与上桥芯片对应的是交流输出区铜图案，与下桥芯片对应的是负母线区铜图案。
9、进一步，为满足三条设计原则，在dbc基板尺寸、功率/驱动端子尺寸、键合线直径及高度、芯片各电极的并联键合线数量及间距、并联芯片数量均不变的前提下，提出了多芯片sic功率模块基板铜图案与芯片布局设计流程如下：
10、s201：确定功率/驱动端子的数量及分布位置。对于半桥功率模块，通常选用单端结构，即正母线端子、负母线端子和交流输出端子各一个；同时，功率/驱动端子应优先分布于dbc基板的外沿位置，并且正、负母线端子之间不应相距过远，以便于功率模块并联扩容或外接去耦电容；
11、s202：确定并联sic mosfet芯片和并联sic sbd芯片的排列方式及分布位置。将多个sic mosfet芯片和多个sic sbd芯片分别以组的形式各自独立排列，同时利用p-cell和n-cell换流概念，将上桥mosfet芯片和下桥sbd芯片靠近放置，下桥mosfet芯片和上桥sbd芯片靠近放置，从而可以实现第一条设计原则，即在改善动态均流性能的同时尽可能减小回路寄生电感；
12、s203：确定并联sic mosfet芯片功率源极、栅极、开尔文源极键合线的走线方向。当栅极、开尔文源极键合线与功率源极键合线走向相同时，栅极驱动回路与功率回路之间的磁耦合较严重，导致edj较大；而当栅极、开尔文源极键合线与功率源极键合线走向相反时，edj相对较小，因此可以满足第二条设计原则；
13、s204：确定各区铜图案的分布位置及尺寸。根据功率/驱动端子的分布位置与数量来划分各区铜图案，包括正母线区dc+、负母线区dc-、交流输出区ac、上桥/下桥栅极驱动区gh/gl与开尔文源极驱动区ksh/ksl铜图案；此外，还应适当扩大与并联sic mosfet芯片功率源极键合线相连的铜图案面积，即交流输出区与负母线区铜图案的面积，以此来满足第三条设计原则。
14、进一步，调整并联芯片键合线连接点位置的具体优化流程如下：
15、s301：响应面建模与数值拟合，采用响应面建模法构建并联sic mosfet芯片功率源极键合线长度lj与角度θj这两种设计参数与动态均流等式计算值epj这一响应量之间的关系；
16、s302：功率源极键合线非线性约束优化，以布局优化后的dbc基板为研究对象，建立求取最优解时的约束条件；
17、s303：根据解得的各并联sic mosfet芯片功率源极键合线的长度lj与角度θj，对布局优化后的dbc基板进行键合线调整。
18、进一步，s301具体包括：对于每个并联芯片，采用ansys q3d仿真软件提取其部分自感值ldj，以及抽样提取其具有不同长度lj和角度θj功率源极键合线时的部分自感值lsj和部分互感值mdsj，并将这些部分电感值用于计算动态均流等式epj；然后，通过数值拟合建立每个sic mosfet芯片的响应面模型，得到功率本文档来自技高网...
【技术保护点】
1.一种多芯片SiC功率模块动态均流的布局布线优化方法，其特征在于，包括：
2.如权利要求1所述的多芯片SiC功率模块动态均流的布局布线优化方法，其特征在于，三条设计原则包括：
3.如权利要求1所述的多芯片SiC功率模块动态均流的布局布线优化方法，其特征在于，为满足三条设计原则，在DBC基板尺寸、功率/驱动端子尺寸、键合线直径及高度、芯片各电极的并联键合线数量及间距、并联芯片数量均不变的前提下，提出了多芯片SiC功率模块基板铜图案与芯片布局设计流程如下：
4.如权利要求1所述的多芯片SiC功率模块动态均流的布局布线优化方法，其特征在于，调整并联芯片键合线连接点位置的具体优化流程如下：
5.如权利要求1所述的多芯片SiC功率模块动态均流的布局布线优化方法，其特征在于，S301具体包括：对于每个并联芯片，采用ANSYS Q3D仿真软件提取其部分自感值Ldj，以及抽样提取其具有不同长度lj和角度θj功率源极键合线时的部分自感值Lsj和部分互感值Mdsj，并将这些部分电感值用于计算动态均流等式EPj；然后，通过数值拟合建立每个SiCMOSF
6.如权利要求1所述的多芯片SiC功率模块动态均流的布局布线优化方法，其特征在于，S302具体包括：并联SiC MOSFET芯片功率源极键合线与铜图案的连接点不可超出铜图案的范围，也不可跨越或是相交于任意芯片，且不同芯片的功率源极键合线不可相交；在此约束的基础上，对满足并联芯片EPj相等的功率源极键合线长度lj和角度θj进行求解，若得到多组满足约束条件的解，则选取其中令EPj最小的一组解，确保在实现动态均流的同时，最小化回路寄生电感。
7.一种应用如权利要求1～6任意一项所述的多芯片SiC功率模块动态均流的布局布线优化方法的多芯片SiC功率模块动态均流的布局布线优化系统，其特征在于，多芯片SiC功率模块动态均流的布局布线优化系统包括：
8.一种计算机设备，计算机设备包括存储器和处理器，存储器存储有计算机程序，计算机程序被处理器执行时，使得处理器执行如权利要求1～6任意一项所述的多芯片SiC功率模块动态均流的布局布线优化方法的步骤。
9.一种计算机可读存储介质，存储有计算机程序，计算机程序被处理器执行时，使得处理器执行如权利要求1～6任意一项所述的多芯片SiC功率模块动态均流的布局布线优化方法的步骤。
10.一种信息数据处理终端，信息数据处理终端用于实现如权利要求7所述的多芯片SiC功率模块动态均流的布局布线优化系统。
...【技术特征摘要】
1.一种多芯片sic功率模块动态均流的布局布线优化方法，其特征在于，包括：
2.如权利要求1所述的多芯片sic功率模块动态均流的布局布线优化方法，其特征在于，三条设计原则包括：
3.如权利要求1所述的多芯片sic功率模块动态均流的布局布线优化方法，其特征在于，为满足三条设计原则，在dbc基板尺寸、功率/驱动端子尺寸、键合线直径及高度、芯片各电极的并联键合线数量及间距、并联芯片数量均不变的前提下，提出了多芯片sic功率模块基板铜图案与芯片布局设计流程如下：
4.如权利要求1所述的多芯片sic功率模块动态均流的布局布线优化方法，其特征在于，调整并联芯片键合线连接点位置的具体优化流程如下：
5.如权利要求1所述的多芯片sic功率模块动态均流的布局布线优化方法，其特征在于，s301具体包括：对于每个并联芯片，采用ansys q3d仿真软件提取其部分自感值ldj，以及抽样提取其具有不同长度lj和角度θj功率源极键合线时的部分自感值lsj和部分互感值mdsj，并将这些部分电感值用于计算动态均流等式epj；然后，通过数值拟合建立每个sicmosfet芯片的响应面模型，得到功率源极键合线长度lj、角度θj与动态均流等式计算值epj之间的具体函数关系。
6.如权利要求1所述的多芯片sic功...
【专利技术属性】
技术研发人员：王智强，周逸敏，辛国庆，时晓洁，葛雨馨，杨柳，李巍巍，谭令其，马凯，李盈，李歆蔚，马燕君，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。