具有并联阻抗调整电路系统的存储器装置和系统和其操作方法制造方法及图纸

本公开涉及具有并联阻抗调整电路系统的存储器装置和系统和其操作方法

【技术实现步骤摘要】
具有并联阻抗调整电路系统的存储器装置和系统和其操作方法
[0001]分案申请的相关信息
[0002]本申请是申请号为
201880078539.5、
申请日为
2018
年7月
21
日
、
专利技术名称为“具有并联阻抗调整电路系统的存储器装置和系统和其操作方法”的中国专利技术专利申请的分案申请
。
[0003]相关申请的交叉引用
[0004]本申请要求于
2017
年
11
月9日提交的美国临时申请第
62/583,608
号的权益，所述美国临时申请通过引用整体并入本文
。


[0005]本公开总体上涉及存储器装置，并且更具体地涉及具有并联阻抗调整电路系统的存储器装置和系统和其操作方法
。

技术介绍

[0006]存储器装置广泛用于存储与如计算机
、
无线通信装置
、
相机
、
数字显示器等各种电子装置有关的信息<br/>。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种存储器装置，其包括：多个阻抗调整电路系统，每个阻抗调整电路系统被配置成向具有时钟阻抗的接收到的时钟信号提供相应阻抗；其中所述多个阻抗调整电路系统的所述相应阻抗在涉及对应于所述多个阻抗调整电路系统中的一者的存储器单元的读取操作期间提供基于所述时钟阻抗的组合阻抗，以及其中所述多个阻抗调整电路系统中的每一者的所述相应阻抗是所述时钟阻抗的整数倍
。2.
根据权利要求1所述的存储器装置，其中所述时钟信号是差分时钟信号
。3.
根据权利要求1所述的存储器装置，其中所述时钟信号包括数据时钟信号
WCK。4.
根据权利要求3所述的存储器装置，其进一步包括：多个端子，所述多个端子中的每个端子耦接到所述多个阻抗调整电路系统中的相应一者并且被配置成接收所述数据时钟信号
WCK。5.
根据权利要求1所述的存储器装置，其中当所述多个阻抗调整电路系统连接到接收到的所述时钟信号并且彼此并联时，所述组合阻抗等于所述时钟阻抗
。6.
根据权利要求1所述的存储器装置，其中所述多个阻抗调整电路系统中的每一者包含被配置成检测所述时钟阻抗的阻抗检测电路
。7.
根据权利要求1所述的存储器装置，其中所述多个阻抗调整电路系统中的每一者包含阻抗倍增器电路系统，所述阻抗倍增器电路系统被配置成将所述相应阻抗生成为所述时钟阻抗的倍数
。8.
根据权利要求1所述的存储器装置，其中单个半导体管芯包括所述多个阻抗调整电路系统
。9.
根据权利要求1所述的存储器装置，其中第一半导体管芯包括所述多个阻抗调整电路系统中的第一个，且第二半导体管芯包括所述多个阻抗调整电路系统中的第二个
。10.
根据权利要求1所述的存储器装置，其中所述多个阻抗调整电路系统的所述相应阻抗相等
。11.
根据权利要求1所述的存储器装置，其中所述多个阻抗调整电路系统中的第一个的所述相应阻抗不同于所述多个阻抗调整电路系统中的第二个的所述相应阻抗
。12.
根据权利要求1所述的存储器装置，其中所述存储器装置是动态随机存取存储器
DRAM
装置
。13.
一种方法，其包括：在第一存储器装置处接收具有时钟阻抗的时钟信号；在第二存储器装置处接收具有所述时钟阻抗的所述时钟信号；以及在涉及对应于所述第一存储器装置的存储器单元的读取操作期间，调整在所述第一存储器装置处的第一阻抗和在所述第二存储器装置处的第二阻抗以提供至少部分地基于所述时钟阻抗的组合阻抗，其中所述第一阻抗和所述第二阻抗中的每一者是所述时钟阻抗的整数倍
。14.
根据权利要求
13
所述的方法，其中所述时钟信号是差分时钟信号
。15.
根据权利要求
13
所述的方法，其中所述时钟信号包括数据时钟信号
WCK。16.
根据权利要求
15
所述的方法，其中：
在所述第一存储器装置处接收所述时钟信号包括在所述第一存储器装置的第一端子处接收数据时钟信号
WCK
；以及在所述第二存储器装置处接收所述时钟信号包括在所述第二存储器装置的第二端子处接收所述数据时钟信号
WCK。17.
根据权利要求
13
所述的方法，其进一步包括：检测在所述第一存储器装置处和在所述第二存储器装置处的所述时钟阻抗
。18.
根据权利要求
13
所述的方法，其中所述第一阻抗等于所述第二阻抗
。19.
根据权利要求
13
所述的方法，其中所述第一阻抗不同于所述第二阻抗
。20.
一种存储器装置，其包括：第一阻抗调整电路系统，所述第一阻抗调整电路系统被配置成向具有时钟阻抗的接收到的时钟信号提供第一阻抗；以及第二阻抗调整电路系统，所述第二阻抗调整电路系统被配置成向接收到的所述时钟信号提供第二阻抗；其中所述第一阻抗调整电路系统包括被配置成检测所述时钟阻抗的阻抗检测电路系统，以及其中所述第一阻抗和所述第二阻抗被配置成提供至少部分地基于所检测的所述时钟阻抗的组合阻抗
。21.
根据权利要求
20
所述的存储器装置，其中当所述第一阻抗调整电路系统和所述第二阻抗调整电路系统连接到接收到的所述时钟信号并且彼此并联时，所述组合阻抗等于所述时钟阻抗
。22.
根据权利要求
20
所述的存储器装置，其中所述第一阻抗和所述第二阻抗两者均大于所述时钟阻抗
。23.
根据权利要求
20
所述的存储器装置，其中所述第一阻抗调整电路系统和所述第二阻抗调整电路系统包含阻抗倍增器电路系统，所述阻抗倍增器电路系统被配置成将所述第一阻抗生成为所述时钟阻抗的倍数
。24.
根据权利要求
20
所述的存储器装置，其中所述第一阻抗等于所述第二阻抗
。25.

【专利技术属性】
技术研发人员：李炫柳，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：