导线架制造技术

本发明专利技术揭露一种导线架，其包括一芯片座与多个接脚，该芯片座的背面具有一凹槽。此凹槽定义一边框环绕一凹陷，且此凹陷管控可熔材料的突出。此外，一封装体包含此导线架。此外，一种制造一导线架的方法，包含图案化一金属薄片以形成芯片座与多个接脚，及形成一凹槽于该芯片座的背面。

【技术实现步骤摘要】

本专利技术是关于一种半导体封装表面粘着技术(SMT)，特别是关于一种具有裸露芯 片座表面的表面粘着封装。
技术介绍
传统导线架的半导体晶粒封装是将半导体晶粒粘着在一导线架上且与其电性连 接。此导线架，其是利用一像是铜的导电金属薄片图案化来形成，通常包含一芯片座，以将 晶粒固定于其中，并且有多个接脚，以和晶粒做电性连接。粘着后的晶粒则可以被包覆或成 型，且接脚会自此包覆或成型中的一侧或多侧的侧壁伸出(即“有接脚封装”)；或是接脚会 终结于此包覆或成型中的一侧或多侧的侧壁(即“无接脚封装”)。一个包覆的“无接脚封装”通常的形状是薄的长方形平行管状，具有较大的长方形 或正方形的上下侧。通常，此芯片座的下表面与接脚会裸露于封装体的底侧(晶粒粘着侧) 之外，且接脚的端点表面会裸露于(通常与其平齐)封装体一侧或多侧的侧壁之外。因此 一个典型的“无接脚封装”半导体晶粒封装，在封装粘着侧看起来是薄的长方形或正方形块 状物，而将晶粒粘着表面裸露于封装体的“底侧”(晶粒粘着侧或底侧)之外且接脚也是裸 露于封装体靠近底部边缘的一侧或多侧侧壁之外。一个四边无接脚(QFN)封装具有接脚裸 露于封装体靠近底部边缘的所有四边侧壁之外，而一个双边无接脚(DFN)封装则具有接脚 裸露于封装体靠近底部边缘的两边侧壁(通常是相对的)之外。有许多不同的方式可以使用来粘着晶粒于封装中，以及将晶粒与导线架做电性连 接。举例而言，通常晶粒可以使用打线或是覆晶连接方式来与导线架电性连接。在一传统的覆晶封装中，电导球或是凸块或用来将焊垫与晶粒连接，且晶粒是朝 下的方式放置，即晶粒是将其主动侧面对导线架。而电导球或是凸块则是与导线架的打线 位置对准，则可以建立晶粒与导线架电性连接的方式形成。在一传统的打线封装中，晶粒是以朝上的方式放置，即将晶粒其主动侧远离导线 架。在如此的封装中，使用晶粒粘着剂将晶粒固定在芯片座的晶粒粘着面上，而且以打线方 式将晶粒上的焊垫与接脚上的打线位置(及某些情况下芯片座上的打线位置)连接而建立 晶粒与导线架的电性连接。此晶粒在运作时会产生热。在某些情况中，特别是芯片座裸露于封装体背面的结 构下，此芯片座可以将晶粒的热带离封装体而传至其下的基板中。举例而言，晶粒可以使用 具有热导性(或者选择具有电绝缘)的晶粒粘着剂将晶粒固定在芯片座上，如此热可以自 晶粒的背面经过晶粒粘着剂而传至芯片座。一个平面无接脚封装体可以由安置在一例如是印刷电路板的支撑体上。焊接手指 可以裸露于支撑体的封装粘着面上以提供此封装体与支撑体上电路之间的电性连接。在一 传统的表面粘着封装中，焊接手指是位于可以将裸露于封装背面的接脚对准的位置。导电 性材料，通常是焊锡，可以施加在支撑体的焊接手指上，且此封装由将此封装放置在且与支 撑体对准，然后再加热以回焊的方式完成此表面粘着的连接。在封装结构具有裸露的芯片座时，此支撑体上可以具有额外的裸露散热垫与芯片座对准放置；焊锡可以同时施加在散热垫与焊接手指上，以提供自封装至支撑体更佳的热传导。通常导热介层孔会将热自散热 垫传送至支撑体的另一面，或是至支撑体的散热层(例如接地层)。此封装通常会承受热应力，如热循环，且通常会在进行表面粘着至支撑体前进行 外观检测和电性测试。无法通过外观检测和电性测试的封装体会被丢弃。
技术实现思路
本专利技术提供一种可表面粘着的封装体，其具有一裸露于此封装背面的芯片座，其 能于表面粘着前热循环后通过外观检测，且于固定在如印刷电路板的支撑体上之后具有更 好的良率及可靠的电性连接。如此可以根据本专利技术所提供的芯片座的凹陷背面而达成，且 可以根据本专利技术所提供的一位于芯片座裸露背面的凹槽而达成。导线架传统上是由图案化铜或铜合金薄片而制成。芯片座及接脚的底表面通常会 电镀一层薄的金属或金属合金以提供较坚固的焊锡接点。此于芯片座及接脚的裸露背面的 电镀材料会于粘着前热循环过程中熔化。此熔化的电镀层容易与杂质结合而造成不正常的 突出表面。此与杂质结合的焊锡会在芯片座上突出甚多而妨碍一个或多个封装接脚上的焊 锡无法和下方支撑体上的焊接手指产生良好的接点。或是，支撑体上或许在置晶座下方具 有未被掩膜到的电路板导线，芯片座上突出的焊锡可能会接触到这些电路板导线而产生短 路。即使是在突出的焊锡不会妨碍良好的电性接触或是造成短路的情况下，但是封装体被 因此粘着到电路板，此封装体仍会或多会少的因为无法通过外观检测而被判定成异常。通常，本专利技术的特征在于一导线架其芯片座与置晶端相对一端(背面)的一部份 表面相对于封装的背面具有一凹陷。此导线架也可以具有向上偏移的芯片座，及可以使用 一成形档墙以防止封装材料超过芯片座的背面；或是，芯片座的背面可以于封装体包覆之 后进行回蚀刻。或者芯片座的背面包括一凹槽以定义环绕一凹陷的一边缘。此电镀材料包 覆接脚的底表面及凹陷芯片座的底表面。由此凹陷所定义出空间的体积足够管控电镀材料 突出物于此凹陷中，以减少电镀材料于表面粘着至支撑体时与下方的支撑体接触。依据封 装体的垂直位移可以被减少或消除，不欲见的芯片座下方电镀材料与下方的支撑体导电路 板接触也可以被避免。本专利技术的一目的为提供一种导线架，其包括一芯片座与多个接脚，该芯片座的背 面相对于封装的背面具有一凹陷。在某些实施例中，导线架还包括一电镀材料包覆该些接脚的底表面及芯片座的凹 陷表面。在某些实施例中，凹陷定义一凹陷深度，其为介于该导线架厚度的三分之一与二 分之一之间。在某些实施例中，此深度至少为表面粘着回焊时此电镀材料所预期突出的高 度。在一特定范例中，所预期的突出高度为约75微米，则深度也为约75微米。本专利技术的另一目的为提供一种导线架，其包括一芯片座与多个接脚，其中该芯片 座的该背面包括一凹槽以定义环绕一凹陷的一边缘。在某些实施例中，导线架还包括一电镀材料包覆该些接脚的底表面，该边缘的底 表面和内表面，该凹陷的表面。在某些实施例中，凹陷定义一凹陷深度，其为介于该导线架厚度的三分之一与二分之一之间。在某些实施例中，此深度至少为表面粘着回焊时此电镀材料所预期突出的高 度。在一特定范例中，所预期的突出高度为约75微米，则深度也为约75微米。在某些实施例中，芯片座具有至少两个凹槽，在某些实施例中，芯片座具有三个或 以上的凹槽，每一均定义出一凹陷具有一凹陷深度，其为介于该导线架厚度的三分之一与 二分之一之间。本专利技术的又一目的为提供一种半导体封装体具有裸露的芯片座，该芯片座具有一 裸露面相对于封装的背面具有一凹陷。在某些实施例中，该芯片座是向上位移的；在另一些 实施例中，该芯片座是被回蚀刻的。在某些实施例中，该芯片座具有一凹槽于此裸露面。在某些实施例中，此封装包含将一晶粒粘着在导线架上，此导线架包含芯片座具 有一(或两个以上)凹槽位于置晶端相对一端(背面)。在许多不同的实施例中，此凹槽可 以组态为上述的方式。本专利技术的再一目的为提供一种制作一半导体导线架封装体的方法，由图案化一金 属薄片以形成一芯片座与多个接脚，及于芯片座的背面形成一位移。在某些实施例中，此位 移是将芯片座回蚀刻而形成；在其它的实施例中，此位移是将芯片座与接脚的相对位置变 形而形成一向上偏移的芯片座。在某些实施例中，此位移是在芯片座的背面形成一凹槽而 形成。在某些如此的实施例中，本文档来自技高网...

【技术保护点】
一种导线架，包括：一芯片座与多个接脚，该芯片座具有一安置芯片表面及一背面，其中该芯片座的该背面包括一凹槽以定义环绕一凹陷的一边框。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李睿中，林栢新，李昆峰，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]