一种功率半导体器件及功率半导体器件的制造方法技术

本发明专利技术公开了一种功率半导体器件及功率半导体器件的制造方法，所述功率半导体器件包括：

【技术实现步骤摘要】
一种功率半导体器件及功率半导体器件的制造方法


[0001]本专利技术涉及电子元器件的
，尤其涉及一种功率半导体器件及功率半导体器件的制造方法
。

技术介绍

[0002]功率
MOSFET
在实际应用中，不仅要工作在额定状态，而且也会遇到故障条件，例如负载短路
。
因此，对于电路系统而言，功率
MOSFET
的可靠性就显得尤为重要
。
[0003]当负载短路时，器件处于导通状态，且漏源两端承受大电压
(
比如：母线电压
)
使得输出电流达到饱和，功率
MOSFET
同时承受高压和大电流的考验，短时间内芯片温度骤升
、
热量
(
电流
)
集聚，最终导致器件发生烧毁
。
[0004]由于应用环境对功率
MOSFET
的短路承受能力有要求，为了给外部保护电路留有响应时间，在短路情况下将功率
MOSFET
器件关断，一般要求器件本身具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种功率半导体器件，其特征在于，包括：
MOSFET
管本体
、PNPN
双极器件和连接金属底板；所述连接金属底板分别与所述
MOSFET
管本体的顶面和底面连接，所述连接金属底板分别与所述
PNPN
双极器件的顶面和底面连接；所述
PNPN
双极器件用于当所述
MOSFET
管本体处于短路状态时，所述
MOSFET
管本体的载流子分布区域扩展，所述
PNPN
双极器件在所述
MOSFET
管本体的饱和电流流入基区时触发导通；当所述
PNPN
双极器件在导通时，将短路电流泄放
。2.
根据权利要求1所述的功率半导体器件，其特征在于，所述
PNPN
双极器件，包括：阳极发射区
、
高阻区
、
第一基区
、
第二基区和阴极发射区；所述高阻区和所述第二基区叠放在所述阳极发射区上，且所述高阻区与所述第二基区并排放置，所述第一基区叠放在所述高阻区与所述第二基区上，所述阴极发射区叠放在所述第一基区上，所述高阻区与所述
MOSFET
管本体贴合，所述高阻区用于调整所述第二基区的触发电流，以触发导通所述
PNPN
双极器件
。3.
根据权利要求2所述的功率半导体器件，其特征在于，所述阳极发射区的结深为
0.5
～
20
μ
m
，所述阳极发射区的峰值掺杂浓度为5×
10
18
～5×
10
20
cm
‑3；所述高阻区的厚度为1μ
m
～
70
μ
m
，所述高阻区的掺杂浓度为1×
10
14
cm
‑3～2×
10
15
cm
‑3；所述第一基区的厚度为1μ
m
～
70
μ
m
，所述第一基区的掺杂浓度为1×
10
17
cm
‑3～1×
10
18
cm
‑3；所述第二基区的厚度为1μ
m
～
70
μ
m
，所述第二基区的掺杂浓度为1×
10
17
cm
‑3～1×
10
18
cm
‑3；所述阴极发射区的结深为
1.0
～
2.0
μ
m
，所述阴极发射区的峰值掺杂浓度为5×
10
18
～5×
10
20
cm
‑3。4.
根据权利要求2所述的功率半导体器件，其特征在于，所述
MOSFET
管本体，包括：依次从下向上纵向叠放的本体衬底
、
缓冲层
、
漂移区
、
第三基区
、
源区和金属层；所述本体衬底的电阻率为
0.01
～
0.03
Ω
·
cm
，所述本体衬底的厚度为
100
μ
m
～
500
μ
m
；所述缓冲层的厚度为
0.2
～4μ
m
，所述缓冲层的掺杂浓度为1×
10
17
～5×
10
18
cm
‑3；所述第三基区的结深为
0.8
～
1.3
μ
m
，所述第三基区的掺杂浓度为5×
10
16
～5×
...

【专利技术属性】
技术研发人员：高秀秀，於挺，任广辉，
申请(专利权)人：中科意创广州科技有限公司，
类型：发明
国别省市：