半导体器件制造技术

本发明专利技术提供一种半导体器件，该半导体器件包括：基板；有源区，在基板上在第一方向上延伸；栅极结构，在基板上在第二方向上延伸并包括栅电极；源极/漏极区，提供在有源区上在栅极结构的至少一侧；层间绝缘层，覆盖栅极结构；第一接触结构，在栅极结构的至少一侧连接到源极/漏极区；以及栅极接触结构，至少部分地穿过层间绝缘层并连接到栅电极，其中栅极接触结构包括：第一层，包括导电材料；第二层，提供在第一层上，通过第一层与层间绝缘层间隔开，并包括第一杂质；以及第三层，提供在第二层上并包括第二杂质。括第二杂质。括第二杂质。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件。

技术介绍

[0002]随着对半导体器件的高性能、高速度和/或多功能性的需求增加，半导体器件的集成度提高。在制造具有与半导体器件高集成的趋势相对应的精细图案的半导体器件时，可以实现具有精细宽度或精细分隔距离的图案。此外，为了克服由于平面金属氧化物半导体FET(MOSFET)的尺寸减小引起的对工作特性的限制，正在努力开发包括具有三维(3D)沟道结构的FinFET的半导体器件。

技术实现思路

[0003]示例实施方式提供一种具有改善的电特性的半导体器件。
[0004]根据示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；栅极结构，在基板上在第二方向上延伸并与有源区交叉，该栅极结构包括栅电极；源极/漏极区，提供在有源区上在栅极结构的至少一侧；层间绝缘层，覆盖栅极结构；第一接触结构，在栅极结构的至少一侧连接到源极/漏极区；以及栅极接触结构，至少部分地穿过层间绝缘层并且连接到栅电极，其中栅极接触结构包括：第一层，包括导电材料；第二层，提供在第一层上并包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板；有源区，在所述基板上在第一方向上延伸；栅极结构，在所述基板上在第二方向上延伸并与所述有源区交叉，所述栅极结构包括栅电极；源极/漏极区，提供在所述有源区上在所述栅极结构的至少一侧；层间绝缘层，覆盖所述栅极结构；第一接触结构，在所述栅极结构的至少一侧连接到所述源极/漏极区；以及栅极接触结构，至少部分地穿过所述层间绝缘层并连接到所述栅电极，其中所述栅极接触结构包括：第一层，包括导电材料；第二层，提供在所述第一层上并包括第一杂质；以及第三层，提供在所述第二层上并包括不同于所述第一杂质的第二杂质，以及其中所述第二层通过所述第一层与所述层间绝缘层间隔开。2.根据权利要求1所述的半导体器件，其中所述第一杂质包括硼(B)或硅(Si)中的至少一种。3.根据权利要求1所述的半导体器件，其中所述第一层在所述第二层的下表面上具有第一厚度，并且在所述第二层的侧表面上具有第二厚度，所述第二厚度小于所述第一厚度。4.根据权利要求1所述的半导体器件，其中所述第一层在所述第二层的侧表面的上部中具有第三厚度，并且在所述第二层的所述侧表面的下部中具有第四厚度，所述第四厚度小于所述第三厚度。5.根据权利要求1所述的半导体器件，其中所述第二层沿着所述第一层的内侧表面基本上共形地设置。6.根据权利要求1所述的半导体器件，其中所述第二层的横向厚度小于所述第三层在所述第一方向上的宽度。7.根据权利要求1所述的半导体器件，其中所述第二层的厚度在1nm至3nm的范围内。8.根据权利要求1所述的半导体器件，其中所述第二杂质包括氟(F)。9.根据权利要求1所述的半导体器件，进一步包括提供在所述第一接触结构上并且连接到所述第一接触结构的第二接触结构。10.根据权利要求1所述的半导体器件，其中所述第一层直接接触所述栅电极，所述第二层通过所述第一层与所述栅电极间隔开。11.根据权利要求1所述的半导体器件，其中所述栅极接触结构在所述第一方向上的宽度等于或小于所述栅电极在所述第一方向上的宽度。12.根据权利要求1所述的半导体器件，其中所述第一层、所述第二层和所述第三层包括相同的金属材料。13.一种半导体器件，包括：基板；有源区，在所述基板上在第一方向上延伸；多个沟道层，提供在所述有源区上并在垂直于所述基板的上表面的垂直方向上彼此间
隔开；栅极结构，在所述基板上在第二方向上延伸，与所述有源区和所述多个沟道层交叉，并围绕所述多个沟道层中的每个，...

【专利技术属性】
技术研发人员：金桢益，申忠桓，李在纹，任星东，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：