半导体器件制造技术

本发明专利技术提供一种半导体器件，该半导体器件包括：基板；有源区，在基板上在第一方向上延伸；栅极结构，在基板上在第二方向上延伸并包括栅电极；源极/漏极区，提供在有源区上在栅极结构的至少一侧；层间绝缘层，覆盖栅极结构；第一接触结构，在栅极结构的至少一侧连接到源极/漏极区；以及栅极接触结构，至少部分地穿过层间绝缘层并连接到栅电极，其中栅极接触结构包括：第一层，包括导电材料；第二层，提供在第一层上，通过第一层与层间绝缘层间隔开，并包括第一杂质；以及第三层，提供在第二层上并包括第二杂质。括第二杂质。括第二杂质。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件。

技术介绍

[0002]随着对半导体器件的高性能、高速度和/或多功能性的需求增加，半导体器件的集成度提高。在制造具有与半导体器件高集成的趋势相对应的精细图案的半导体器件时，可以实现具有精细宽度或精细分隔距离的图案。此外，为了克服由于平面金属氧化物半导体FET(MOSFET)的尺寸减小引起的对工作特性的限制，正在努力开发包括具有三维(3D)沟道结构的FinFET的半导体器件。

技术实现思路

[0003]示例实施方式提供一种具有改善的电特性的半导体器件。
[0004]根据示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；栅极结构，在基板上在第二方向上延伸并与有源区交叉，该栅极结构包括栅电极；源极/漏极区，提供在有源区上在栅极结构的至少一侧；层间绝缘层，覆盖栅极结构；第一接触结构，在栅极结构的至少一侧连接到源极/漏极区；以及栅极接触结构，至少部分地穿过层间绝缘层并且连接到栅电极，其中栅极接触结构包括：第一层，包括导电材料；第二层，提供在第一层上并包括第一杂质；以及第三层，提供在第二层上并包括不同于第一杂质的第二杂质，第二层通过第一层与层间绝缘层间隔开。
[0005]根据示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；多个沟道层，提供在有源区上并在垂直于基板的上表面的垂直方向上彼此间隔开；栅极结构，在基板上在第二方向上延伸，与有源区和所述多个沟道层交叉，并围绕所述多个沟道层中的每个，该栅极结构包括栅电极；源极/漏极区，提供在有源区上在栅极结构的至少一侧；第一接触结构，在栅极结构的至少一侧连接到源极/漏极区；以及栅极接触结构，提供在栅电极上并且连接到栅电极，其中栅极接触结构包括：第一层，由导电材料形成；第二层，提供在第一层上并包括第一杂质；以及第三层，提供在第二层上并包括不同于第一杂质的第二杂质，其中第一层在第二层下方在垂直方向上具有第一厚度，第一层在第二层的侧表面上在水平方向上具有第二厚度，第一厚度大于第二厚度。
[0006]根据示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；多个沟道层，提供在有源区上并在垂直于基板的上表面的垂直方向上彼此间隔开；栅极结构，在基板上在第二方向上延伸，与有源区和所述多个沟道层交叉，并围绕所述多个沟道层中的每个，该栅极结构包括栅电极；源极/漏极区，提供在有源区上在栅极结构的至少一侧；以及栅极接触结构，提供在栅电极上并且连接到栅电极，其中栅极接触结构包括：第一层，包括导电材料；第二层，提供在第一层上并包括硼(B)或硅(Si)中的至少一种；以及第三层，提供在第二层上并包括氟(F)。
附图说明
[0007]从以下结合附图对示例实施方式的描述，以上和其它的方面和特征将更加明显，附图中：
[0008]图1是示出根据示例实施方式的半导体器件的平面图。
[0009]图2A是示出根据示例实施方式的半导体器件的剖视图。
[0010]图2B是示出根据示例实施方式的半导体器件的一部分的局部放大图。
[0011]图3和图4A是示出根据示例实施方式的半导体器件的剖视图。
[0012]图4B是示出根据示例实施方式的半导体器件的一区域的局部放大图。
[0013]图5是示出根据示例实施方式的半导体器件的剖视图。
[0014]图6A至图6K是示出根据示例实施方式的制造半导体器件的方法中的工艺顺序的剖视图。
具体实施方式
[0015]在下文将参照附图描述示例实施方式，附图中显示了示例实施方式。这里描述的实施方式被提供作为示例，因此，本公开不限于此，并可以以各种其它形式实现。在以下描述中提供的每个示例实施方式不排除与也在这里提供或没有在这里提供但与本公开一致的另一示例或另一示例实施方式的一个或更多个特征相关联。将理解，当一元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在该另一元件或层上、直接连接到或直接联接到该另一元件或层，或者可以存在居间的元件或层。相比之下，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间的元件或层。当在一列元素之后时，诸如
“……
中的至少一个”的表述修饰整列元素，而不修饰该列表中的个别元素。例如，表述“a、b和c中的至少一个”应当被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、或者a、b和c的全部。
[0016]图1是示出根据示例实施方式的半导体器件的平面图。
[0017]图2A是示出根据示例实施方式的半导体器件的剖视图。图2A示出分别沿着线I
‑
I'和II
‑
II'截取的图1的半导体器件的剖面。
[0018]图2B是示出根据示例实施方式的半导体器件的一部分的局部放大图。图2B示出图2A的部分
‘
A
’
的放大图。
[0019]为便于描述，在图1中仅示出半导体器件的主要部件。
[0020]参照图1至图2B，半导体器件100可以包括：基板101；在基板101上的有源区105；沟道结构140，包括在有源区105上设置为彼此垂直且彼此间隔开的多个沟道层141、142和143；源极/漏极区150，接触多个沟道层141、142和143；栅极结构160，延伸以与有源区105相交；第一接触结构180，连接到源极/漏极区150；第二接触结构190，连接到第一接触结构180；以及栅极接触结构200，连接到栅极结构160的栅电极层163。半导体器件100可以进一步包括器件隔离层110以及层间绝缘层191和192。
[0021]在半导体器件100中，有源区105可以具有鳍结构，栅电极层163可以设置在有源区105和沟道结构140之间、在沟道结构140的沟道层141、142和143之间以及在沟道结构140上。因此，半导体器件100可以包括由沟道结构140、源极/漏极区150和栅极结构160形成的全环绕栅极型场效应晶体管，例如多桥沟道FET(MBCFET
TM
)。晶体管可以是例如NMOS晶体管
或PMOS晶体管。
[0022]基板101可以具有在X方向和Y方向上延伸的上表面。基板101可以包括半导体材料，例如IV族半导体、III
‑
V族化合物半导体或II
‑
VI族化合物半导体。例如，IV族半导体可以包括硅、锗或硅锗。基板101可以被提供为体晶片、外延层、绝缘体上硅(SOI)层、绝缘体上半导体(SeOI)层等。
[0023]器件隔离层110可以在基板101上限定有源区105。器件隔离层110可以通过例如浅沟槽隔离(STI)工艺形成。在一些实施方式中，器件隔离层110可以进一步包括具有台阶差并在基板101的下部中更深地延伸的区域。器件隔离层110可以部分地暴露有源区105的上部。在一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板；有源区，在所述基板上在第一方向上延伸；栅极结构，在所述基板上在第二方向上延伸并与所述有源区交叉，所述栅极结构包括栅电极；源极/漏极区，提供在所述有源区上在所述栅极结构的至少一侧；层间绝缘层，覆盖所述栅极结构；第一接触结构，在所述栅极结构的至少一侧连接到所述源极/漏极区；以及栅极接触结构，至少部分地穿过所述层间绝缘层并连接到所述栅电极，其中所述栅极接触结构包括：第一层，包括导电材料；第二层，提供在所述第一层上并包括第一杂质；以及第三层，提供在所述第二层上并包括不同于所述第一杂质的第二杂质，以及其中所述第二层通过所述第一层与所述层间绝缘层间隔开。2.根据权利要求1所述的半导体器件，其中所述第一杂质包括硼(B)或硅(Si)中的至少一种。3.根据权利要求1所述的半导体器件，其中所述第一层在所述第二层的下表面上具有第一厚度，并且在所述第二层的侧表面上具有第二厚度，所述第二厚度小于所述第一厚度。4.根据权利要求1所述的半导体器件，其中所述第一层在所述第二层的侧表面的上部中具有第三厚度，并且在所述第二层的所述侧表面的下部中具有第四厚度，所述第四厚度小于所述第三厚度。5.根据权利要求1所述的半导体器件，其中所述第二层沿着所述第一层的内侧表面基本上共形地设置。6.根据权利要求1所述的半导体器件，其中所述第二层的横向厚度小于所述第三层在所述第一方向上的宽度。7.根据权利要求1所述的半导体器件，其中所述第二层的厚度在1nm至3nm的范围内。8.根据权利要求1所述的半导体器件，其中所述第二杂质包括氟(F)。9.根据权利要求1所述的半导体器件，进一步包括提供在所述第一接触结构上并且连接到所述第一接触结构的第二接触结构。10.根据权利要求1所述的半导体器件，其中所述第一层直接接触所述栅电极，所述第二层通过所述第一层与所述栅电极间隔开。11.根据权利要求1所述的半导体器件，其中所述栅极接触结构在所述第一方向上的宽度等于或小于所述栅电极在所述第一方向上的宽度。12.根据权利要求1所述的半导体器件，其中所述第一层、所述第二层和所述第三层包括相同的金属材料。13.一种半导体器件，包括：基板；有源区，在所述基板上在第一方向上延伸；多个沟道层，提供在所述有源区上并在垂直于所述基板的上表面的垂直方向上彼此间
隔开；栅极结构，在所述基板上在第二方向上延伸，与所述有源区和所述多个沟道层交叉，并围绕所述多个沟道层中的每个，...

【专利技术属性】
技术研发人员：金桢益，申忠桓，李在纹，任星东，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：