【技术实现步骤摘要】
半导体器件及其制造方法
[0001]本申请的实施例涉及半导体器件及其制造方法。
技术介绍
[0002]随着半导体技术的进步,对更高的存储容量、更快的处理系统、更高的性能、和更低的成本的需求越来越大。为了满足这些需求,半导体行业持续缩小诸如金属氧化物半导体场效应晶体管(MOSFET)、鳍式场效应晶体管、和全环栅(GAA)FET的半导体器件的尺寸。这种规模化缩小增加了半导体制造工艺的复杂性。
技术实现思路
[0003]根据本申请的一个实施例,提供了一种半导体器件,包括:衬底;鳍状基底,设置在衬底上;纳米结构化沟道区,设置在鳍状基底的第一部分上;栅极结构,围绕纳米结构化沟道区;源极/漏极(S/D)区,设置在鳍状基底的第二部分上;以及隔离结构,设置在源极/漏极区和鳍状基底的第二部分之间。隔离结构包括:未掺杂的半导体层,设置在鳍状基底的第二部分上;富硅介电层,设置在未掺杂的半导体层上;以及气体间隔件,设置在富硅介电层上。
[0004]根据本申请的另一个实施例,提供了一种半导体器件,包括:衬底;鳍状基底,设置在衬 ...
【技术保护点】
【技术特征摘要】
1.一种半导体器件,包括:衬底;鳍状基底,设置在所述衬底上;纳米结构化沟道区,设置在所述鳍状基底的第一部分上;栅极结构,围绕所述纳米结构化沟道区;源极/漏极区,设置在所述鳍状基底的第二部分上;以及隔离结构,设置在所述源极/漏极区和所述鳍状基底的所述第二部分之间,包括:未掺杂的半导体层,设置在所述鳍状基底的所述第二部分上;富硅介电层,设置在所述未掺杂的半导体层上;以及气体间隔件,设置在所述富硅介电层上。2.根据权利要求1所述的半导体器件,其中,所述未掺杂的半导体层在所述纳米结构化沟道区下方延伸。3.根据权利要求1所述的半导体器件,其中,所述未掺杂的半导体层包括未掺杂的硅层。4.根据权利要求1所述的半导体器件,其中,所述未掺杂的半导体层包括大于所述源极/漏极区的宽度的宽度。5.根据权利要求1所述的半导体器件,还包括:内部栅极间隔件,直接设置在所述鳍状基底的所述第一部分和所述未掺杂的半导体层上。6.根据权利要求1所述的半导体器件,其中,所述富硅介电层包括富硅氮化物层。7.根据权利要求1所述的半导体器件,还包括:内部栅极间隔件,直接设置在所述鳍状基底的所述第一部分上,并且与所述富硅介电层的侧壁接触。...
【专利技术属性】
技术研发人员:林羿鋐,翁翊轩,邱子华,彭成毅,林家彬,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。